浅析IBM新一代zEnterprise System大型主机

我们已经知道每个MCM模块含有6个PU和两个SC，那么它们具体的设计又是怎样的呢？其实这才是zEnterprise 196的真正精华所在。

PU的结构图，它其实是一颗4核CISC处理器，其中MCU为内存控制单位，CoP为协处理器，共两个，用于数据压缩与加密处理，每个CoP都是一颗双核处理器。在缓存方面，每个PU有两块L3缓存，各为12MB，共24MB，类型为IBM引以为荣的eDRAM，最高可同时为每个核心提供高达160GB/s的数据带宽

每个PU核心的结构图，每个PU核心包括一个指令序列单元（ISU，Instruction Sequence Unit，用于乱序执行）、恢复单元（RU，Recovery unit，它保存一份有关系统完整状态的拷贝，包括所有的寄存器、收集硬件错误信号并管理硬件恢复动作）、指令预取与分支预测单元（IFB，Instruction Fetch and Branch）、指令缓存与合并单元（ICM，Instruction Cache & Merge）、指令解码单元（IDU，Instruction Decode Unit）、整数单元（FXU，Fixed-point Unit)、 十进制单元(DU，Decimal unit，用于整数和浮点的十进制运算)、二进制浮点单元（BFU，Binary Floating-point Unit，用于所有的二进制与16进制的浮点和整数的乘/除法运算）、存取单位（LSU，Load-Store Unit）、转换单元（XU，Translation Unit，它拥有大规模的TLB与动态地址转换功能，用于加速逻辑地址向物理地址的转换）

MCM中的PU采用了名为CMOS 12s的芯片技术，CMOS 12s是IBM开发的领先的处理器技术，其基于13层铜互联与硅覆绝缘体技术，生产工艺为45nm。不过，虽然每个MCM可以提供了6个PU，按理应该是24个核心，但这6个PU中的核并不见得全部用上，要看具体的zEnterprise 196型号。一般的是采用混合模式，即PU0、PU1、PU2和PU4只开启三个核，而PU3和PU5则开启4个核，这样总共只有20个工作核。所以在zEnterprise 196 M15（一个处理器库）中，有20个工作核，在有两个处理器库的M32则有40个，M49（三个处理器库）有60个，M66（4个处理器库）则就是80个，到了M80则就把所有的核全打开，这样就是96个，为最高水平。

在内存方面，MCM采用了内存冗余阵列技术，每个控制器有5个内存通道，但数据通道只有4个，另一个专门为校验准备（即N+1设计），当然每个数据通道中也将存有校验数据，内存总容量可达3840GB

介绍完PU，我们再来看看MCM中的那两个存储控制器，它们的芯片技术与工艺和PU一样，芯片大小为24.4 x 19.6 mm，由15亿个晶体管组成，它主要由L4缓存组成，类型也是eDARM，共占用10亿个晶体管，为MCM上的6个PU提供最后一级的缓存服务。

存储控制器（SC）的内部结构，一个SC共含有96MB的L4缓存

以一个MCM为单位，总共有192GB的L4缓存为6个PU最高24个核心服务，平均每个核心分配8MB L4缓存，需要指出的是，每个SC可为所有的PU服务

至此，我们可以为zEnterprise 196主机系统做一总结了，详见下表：

表中所指的SAP，就是原来z System中的专门针对某种应用而加入的辅助处理器，另外，还有一系列的逻辑处理器，主要用于虚拟化和z/OS等指定环境，目前有以下几种：

IFL（Integrated Facility for Linux，集成Linux设备）： 用于在z/VM虚拟机环境下Linux虚拟机用的处理器，负责处理Linux应用
ICF （internal coupling facility，内部耦合设备）：用于耦合设备控制代码的处理器
zAAP（Application Assist Processor，应用辅助处理器）：主要用来处理z/OS JVM的Java或是z/OS XML系统服务工作负载
zIIP（Integrated Information Processor ，集成信息处理器）: 主要用来处理器DB2 DRDA或 z/OS3 Communication Server IPSec工作负载