内存在3D芯片从技术走向市场中首当其冲

　　目前市场上的内存产品，基本都是采用了一种称作“NAND”的架构，其内存阵列是横向排列的。但是人们并不满足NAND架构下的内存容量和信息保存时间，于是，一种为了取代NAND的技术被开发出来，这就是“3D内存”。但是早期3D内存的概念和今天所提出的并不一样。早在2000年初，Matrix Semiconductor公司就利用垂直叠放内存阵列取代水平放置内存阵列，开发出了3D内存设计。当时Matrix公司认为这种放置方式将降低成本。随后，Matrix与我国台湾的台积电开始合作生产这种芯片，但并没有获得市场的认可。主要原因就是，这种内存是不可擦写的，也就是说，一旦数据被存储进去，就会永久保留，而不能删除。

　　SanDisk、东芝联手开发3D内存

　　现在的情况不同了，SanDisk在2005年耗资约2.5亿美元收购了Matrix，获得了其3D内存技术。而就在上个月，SanDisk在一份提交给美国股票市场管理机构的文件中透露，该公司将与东芝联手开发和生产可重写的3D内存。“可重写”3个字，也许会另3D内存获得市场青睐。毕竟，3D内存芯片保存信息的时间据一些人称可长达100年，大大长于NAND闪存的几十年，但此数据无从考证。更主要的是，排列方式的变化，另内存容量可以成几何数字增长。不过近期我们也不能指望3D内存能在市场上掀起什么风浪，因为Forward Insights研究公司总裁Gregory Wong认为，可以与NAND闪存竞争的3D内存芯片，需要3~4年时间，因为3D内存存在的麻烦是这种芯片可能难于大批量生产。

　　那么现在的可重写的3D内存是怎样一种结构呢？几年前，东芝开发出了一种叫做BiCS(Bit Cost Memory)的垂直叠放内存阵列的可重写3D闪存。但只是实用样本芯片，没有在市场普及起来。3D可重写内存由堆叠的垂直二极管阵列组成，而目前，只有4层堆叠的内存单元的芯片大批量利用先进技术生产。2003年，Matrix曾展示了一种8层堆叠芯片，但这种芯片采用不太先进250纳米工艺生产，而不是4层堆叠内存普遍采用的80纳米工艺。此次，SanDisk和东芝计划将他们的知识产权和工程人才组合在一起，进一步开发3D内存芯片和生产技术。Wong说：“利用先进技术生产8层内存堆叠完全是另一回事。”

　　TVS功不可没

　　之所以现在3D内存可以取得技术上的突破，也得益于IBM的“穿透硅通道(TSV)”技术。当年IBM取得这项技术重大突破时曾认为，“很快就能提供商用的堆叠式3D处理器芯片”。其实，英特尔公司早在2005年就率先投入了TSV技术的研发，其80nm核心处理器中就有这种技术的身影。

　　IBM的“穿透硅通道”技术可以以更低的功耗、更强的性能、更高的效率将多个或多种芯片互连在一起。TSV技术不仅可以连接两块芯片内的不同核心，还能将处理器和内存等不同部件连在一起，并通过数千个微小的连线传输数据，比如在硅锗芯片中，通过钻出许多细微的孔洞并以钨材料填充，就能得到TSV。相比之下，目前的芯片大多使用总线(bus)通道传输数据，容易造成堵塞、影响效率。更加节能也是TSV的特色之一。据称，TSV可将硅锗芯片的功耗降低大约40%。

　　与IBM的TSV技术类似，三星也是将多块芯片堆叠在一起，然后在硅片上钻出微小的孔洞，并以铜材料填充，开发出了一款堆叠式“3D”内存芯片，内存条的容量因此大大增加。三星的这种“晶圆级堆叠封装”(WSP)内存芯片由4个512M DDR2芯片组成，总容量2GB，因此如果用来生产DDR2 DIMM内存条，就可以得到4GB的容量——双面、16颗芯片。虽然现在已经有了8GB的DDR2内存条，但使用WSP和TSV技术的产品前景无疑更为广阔。

　　现有的一般性多芯片堆叠技术通常需要线路来连接多个芯片，在堆叠芯片外部也有导线相连，而TSV就不用这些额外的线路，因而封装厚度更薄、体积更小，印刷电路板的制作也更简单。三星还特别指出，WSP DRAM内存芯片中的TSV周围环绕着铝衬垫，目的是“避免重分布层导致的性能下降效应”。三星相信，这种独特的新技术不但可以给未来的DDR3内存带来1.6Gb/s的更高速度，还能有效降低内存的功耗。

　　另外，由于改用垂直方式堆叠成“3D”芯片，TSV还能大大节约主板空间。目前也有垂直堆叠芯片，但都是通过总线互连，因此不具备TSV的高带宽优势，因为TSV是直接连接顶部芯片和底部芯片的。再过几年，TSV技术有望直接连接处理器与内存，因此内存控制器将成为无用之物。在这种情况下，TSV可以带来10%的性能提升和20%的能耗节约。

　　芯片级制造终将走向高度集成

　　长久以来，3D芯片都是IC制造商的目标，但发展之路至今并不轻松。多少年来，业界一直在探求在晶圆表面上集成有源电路而非仅仅互连电路的可能性，但基于多种因素，业界并未能向世人证明存在这样一个现实需求，其中一个不利因素就是成本。其实除了Matrix，还有一家公司在这方面做出过贡献。Tezzaron Semionductor公司曾在晶圆级将器件邦定在一起，即将微控制器芯片与SRAM内存堆叠在一起。通过将两种芯片设计成这种结构，内存与ALU之间的距离显著缩小，而性能得以增加。但同样是成品率造成的成本问题，Tezzaron Semionductor公司的技术也没有得到刚好的发展。

　　现在，业界对3D芯片在满足速度、密度和低功耗需求方面寄予厚望，使之可以面向移动电话、便携设备和其它产品等应用。可以预见，未来的芯片级制造的技术发展方向就是高度集成，这是在当前能源紧缺，空间紧张的现实环境下必须趟出的一条路。现在看来，“3D内存”在未来几年中，可能会最先得到市场的认可。