Intel公布Nehalem-EX处理器部分详情

在最近于旧金山召开的ISSCC 2009（2009年国际固态电路会议）上，Intel公布了预计在今年年底发布的Nehalem-EX处理器的部分详情。在报告中，Intel明确了Nehalem-EX的一些设计细节，比如采用45nm High-K工艺制造、4条QPI（QuickPath Interconnect）总线、两个集成内存控制器（并不是以前介绍的4个）、总共23亿个晶体管。在报告会上，Intel还着重介绍了3级缓存（L3 Cache）的可靠性与关联设计。

Nehalem-EX的3级缓存分割为8片，但并不是每个核心各占用一个，而是8个核心共享，做成8片应该是出于保证加工可靠性考虑（配合下文提到的CCR技术）。每片缓存的配置为2048 Set×24Way，每个缓存阵列由48个子阵列组成，Cahce Line的容量为64Byte，Nehalem-EX的L3缓存最高配置可达24MB。

而为了应对企业运算的高可靠性的需求，在3级缓存上Intel加装了强有力的纠错电路，可以发现3bit的错误，修正2bit错误。3级缓存的数据区采用了冗余架构，将发生缺陷的数据区通过封装内的串行EEPROM切换到冗余区。不过当缺陷发生在Tag（标签）区域，那么则不允许调用冗余数据区，该片L3缓存也将被废除。

Nehalem-EX的架构图，其中LLC即是L3缓存

由于Nehalem-EX的核心与缓存芯片数量较以往产品增加很多，因此Intel也将在Nehalem-EX制造中启用新的技术——内核与缓存回收（CCR，Core and Cache Recovery）。CCR是一个预出厂的检测过程，将在Nehalem-EX处理器出厂前永久性关闭有问题的CPU内核或是L3缓存芯片，但相邻的CPU内核与L3缓存并不受影响。Intel解释到，CCR的过程很简单，这样做的好处也有利于“废物利用”，因为某个内核或是缓存芯片有问题并不代表该处理器就报废了，通过CCR，可以很方便的以更低的价格销售这种 Core-disabled与/或Cache-disabled的SKU。

虽然可以通过技术手段将有问题的内核或缓存进行屏蔽，但它们在不提高工作效率的同时还将增加漏电能耗。Intel表示，一个CPU内核永久关闭（即停止输入时钟信号）要比被屏蔽减少83%的漏电能耗，而一个关闭的L3缓存芯片则可以减少35%的漏电能耗。缓存芯片之所以比CPU内核节省的漏电能耗低，Intel解释说，这是因为缓存基本上随时都是100%的工作负荷，但CPU内核并不是。

Nehalem-EX的裸片图，有问题的CPU内核或是缓存芯片在出厂前可进行永久性关闭，将其废除

Nehalem-EX共有三个时钟区域，分别是CPU内核域的MCLK；CPU内核以外区，即非核区（Uncore）的UCLK；I/O域的QCLK，共使用了16个PLL和8个DLL进行时钟的升频与降频。

在电源方面，Nehalem-EX有4个电源域，分别是CPU内核域(0.85～1.1v)，非核区(0.9～1.1v)，I/O域(1.1v)，PLL及温度传感器域(电压不明)。每个电源域之间以电平转换开关进行连接。

在内部的晶体管方面，Nehalem-EX也有讲究。Intel的45nm晶体管与两种类型，一种是长通道晶体管，另一种是短通道晶体管。短通道晶体管性能好，但漏电量较大，长通道晶体管虽然性能稍差，但漏电量较小。通过综合考虑，Nehalem-EX中长通道晶体管占CPU内核区晶体管数量的85%，占非核区（缓存除外）晶体管数量的58%，从而将漏电能耗在总能耗中的比例限制在了16%这一水平。

在封装方面，Nehalem-EX采用了14层电路设计，CPU插座为LGA 1567。封装后面积32×24mm，散热器的外形尺寸是35.5×43.1mm，TDP为130W。Intel在本届ISSCC上并没有透露具体的芯片面积。Intel只是强调，Nehalem-EX的一个优势就在于广阔的芯片空间，因为一个大的芯片上散布多个分散的内核更容易散热。

在热量控制方面，Nehalem-EX将配备9个热量感应器，其中每个CPU内核各一个，另一个在放在非核区（Uncore），负责监控诸如QPI、内存控制器以及L3缓存的工作温度。

在环保方面，Nehalem-EX继续延承Intel的理念，100%不含有铅与卤素。