科技行者

行者学院 转型私董会 科技行者专题报道 网红大战科技行者

知识库

知识库 安全导航

至顶网服务器频道服务器组件甲骨文和富士通将在Sparc平台展开深入合作

甲骨文和富士通将在Sparc平台展开深入合作

  • 扫一扫
    分享文章到微信

  • 扫一扫
    关注官方公众号
    至顶头条

软件巨头及服务器新军甲骨文和Sparc平台长期合作伙伴富士通在周二联合宣布,将在Sparc平台展开更为深入的合作。这次宣布内容十分简短,特别是在未来Sparc Enterprise M系列服务器芯片的使用问题上没有透露任何信息。

来源:ZDNet编译 2011年2月11日

关键字: 甲骨文 富士通 SPARC

  • 评论
  • 分享微博
  • 分享邮件

软件巨头及服务器新军甲骨文和Sparc平台长期合作伙伴富士通在周二联合宣布,将在Sparc平台展开更为深入的合作。这次宣布内容十分简短,特别是在未来Sparc Enterprise M系列服务器芯片的使用问题上没有透露任何信息。

甲骨文与富士通在声明中表示,两家公司为M系列服务器制订了路线图,在未来三年中可以提供优于过去15倍的性能,这些新的发展将会进一步确保这些指标的实现。

据推测,甲骨文和富士通在去年夏天就已确定该路线图在何时公布。为何展开深入合作能使他们更加有把握?笔者认为,可能是富士通和甲骨文已决定在Sparc Enterprise M系列服务器上采用8核Venus Sparc64-IIIfx处理器。

该合作下,甲骨文和富士通将“联手推进工程的发展”以确保两家公司产品的最优化,并经测试可以在“关键任务环境下完美运行甲骨文软件产品”。不能肯定这是不是专指基于Sparc系统。富士通销售的基于x64架构的Primergy服务器也完全有能力运行Solaris 10/11或甲骨文Enterprise Linux 5/6。

在声明中还提到,甲骨文和富士通都在调整销售策略,共同来销售Sparc企业级服务器,据推测可能是T系列和M系列,而两家公司均未对此表态。富士通还签署了一份新的甲骨文合作伙伴分销协议,有权转售和分发甲骨文的全系列产品,扮演着系统集成和解决方案提供商的角色。

甲骨文公关人员正在尽力回答我们的问题,我们也希望能够解开更多的疑惑。与此同时,我们来谈谈甲骨文和富士通这个新协议的意义。

早在去年12月初El Reg报道称,甲骨文首席执行官Larry Ellison宣布将推出Sparc T4芯片,几个星期后的分析认为,该芯片的主频可能会在3GHz左右。在Ellison介绍Sparc T4芯片同期,甲骨文和富士通共同发布了Sparc64-VII+芯片(也称为M3),该芯片是由富士通Jupiter-E项目研制开发,主频为3GHz,拥有4个核心,每个核心有2个线程以及12MB共享二级缓存。

自去年秋天,甲骨文就开始公布T系列和M系列处理器路线图。

甲骨文和富士通将在Sparc平台展开深入合作

甲骨文Sparc处理器和系统路线图

根据路线图,M3是在2010年年底推出,那么M4一定就是2012年中期推出的用于8-64个插槽服务器的处理器。要达到6倍的吞吐量和1.5倍的“单链”性能(可能是对比于2008年推出的2.5 GHz单核Sparc64-VII芯片,我们称其为M2),就要将M4芯片的时钟频率提高到3.75GHz。如果是以双核Sparc64-V为基线,那么M4芯片主频可以达到3.6GHz.

M4芯片时钟频率的大幅上升,几乎可以肯定M4实际上是一个商业化Venus芯片。8核的Venus芯片由日本政府出资建设的10 petaflops“K”超级计算机所使用,主频为2GHz功耗仅58瓦,在2012年交付使用。将主频提高到3.5GHz将会使性能得到很大提升,也将会使Venus芯片的发热量与IBM和英特尔最快的处理器Power7和Xeon EX处于同一范围。从路线图得知,这还能够数倍提高系统的吞吐量(从4核到8核,速度提高1.5倍)。顺便提一句,这里假设Venus芯片的每个核心不具有多个线程。

路线图中表明,M5处理器和与其相关的产品会在2013年底和2014年初发布,并再一次双倍提高吞吐量,但这并不是依靠增加插槽(系统插槽仍为8-64个)或通过提高时钟频率(甲骨文如是说)来实现的。也就是说M5将增加更多的核心或线程,或将二者同时增加。

笔者猜测是增加了线程,因为这样需要的设计工作最少,也最适合甲骨文线程饥饿中间件和数据库软件。如果Venus/M4芯片并不具有多线程,那么将线程加入到M5芯片中这是提高吞吐量最为简单的方法,需要的工作量也是最少的。甲骨文和富士通对于将线程加入芯片有着十分丰富的经验,让我们拭目以待吧。

从路线图中,谁也说不清2014-2015年的系统会采用哪一款Sparc处理器。甲骨文已经表示还会将时钟频率提高1.5倍,吞吐量提高2倍。这将会使Sparc芯片的时钟频率处于5GHz-5.5GHz的范围,这对于每个芯片耗能150-200瓦并不是不可能的,还可以完全缩短芯片的热处理过程。

从8核跳跃到10核以及一个比1.5X稍大的因数来提高时钟频率,2X的吞吐量。或许这就是M6芯片,但也可能是一个T6芯片,还可能是一个将T/M系列的两种架构融合的芯片。

看到UltraSparc和Sparc64路线图中光滑的曲线,以及在过去十年中众多产品的推迟和消失,笔者已经明白了。安腾和Power都未能更好的工作。英特尔的安腾已经多次发布路线图,IBM也只是大致地谈及未来,这都与甲骨文和富士通类似,所以你并不知道令人失望的地方在哪里。

但是笔者可以确信的说,Power4+、Power5+和Power6+处理器的时代已经过去,它们并没有辜负人们的期望,与安腾和Sparc各代产品的表现是一样的。

    • 评论
    • 分享微博
    • 分享邮件
    邮件订阅

    如果您非常迫切的想了解IT领域最新产品与技术信息,那么订阅至顶网技术邮件将是您的最佳途径之一。

    重磅专题
    往期文章
    最新文章