谁能影响摩尔定律——独家专访英特尔公司高级院士马博

　　记者：光刻技术应该是左右制造工艺升级换代的主要因素，据报道１９３ｎｍ浸没式光刻技术能够保证４５ｎｍ和３２ｎｍ制造技术的实现。请问其继任者１５７ｎｍ光刻技术能支持哪几代工艺？

　　马博：对于32nm技术，我们的确对关键层采用了193nm浸没式光刻技术。浸没式光刻技术在分辨率上有显著提高，尽管这种光刻技术价格更为昂贵。同时我们认为浸没式光刻技术可以沿用到32nm之后的22nm。再往下，大家过去曾探索过157nm波长，但由于与157nm波长兼容的光源和透镜实现起来十分困难，已被半导体行业所放弃。行业现在主要关注的是130nm极紫外（EUV）光刻技术，将其视作193nm浸没式光刻技术最有可能的后继技术。

　　记者：光源的波长决定了光刻工艺，目前，４５ｎｍ工艺使用的是波长为１９３ｎｍ的准分子激光ＡｒＦ。我们知道，目前科学仪器中分辨率最高或者说波长最短的是基于德布罗意波的电子显微镜等电子束仪器。请问这类电子束技术在未来光刻技术中的应用价值？

　　马博：电子束光刻技术一直被认为是一种备选方案，因为它能实现非常小的外形尺寸，但电子束光刻技术的问题是，它是一种非常慢的技术，也许不适合大规模制造，所以英特尔并不认为目前电子束是一种可用于制造工艺的现实选择。

　　记者：２００１年的诺贝尔物理奖颁给了玻色－爱因斯坦凝聚方面的研究，而这种研究将使波长极短的原子激光器成为可能，请问未来原子激光器在光刻领域的应用前景？

　　马博：我对这种技术并不十分熟悉，不过毫无疑问，半导体行业对任何高强度、短波长的光源都十分感兴趣。波长为130nm的EUV仍是下一步最有可能被采用的技术，在这之后我们还可能寻求更短的波长。但我现在不能确定具体是何种技术。

　　记者：在过去的５０年中，硅片上的引线线宽不断变窄，但引线材料变化却很小——只是从铝升级到铜。请问铜互连技术最终能支持的线宽是多少？而下一代的碳纳米管引线技术能否用平面工艺实现？

　　马博：显然，铜引线材料仍然是一种十分实用的技术，我们相信它可以缩小到20nm。然而在如此微小的尺度下，引线的电阻率会急剧升高，所以我们的研究部门正在探索碳纳米管等替代材料。不过目前碳纳米管在技术上仍面临着两大挑战：其中之一是如何恰到好处地在衬底上的恰当位置形成碳纳米管，以及制作碳纳米管之间的连接电路，同时还要确保低电阻。尽管存在技术挑战，但我们仍然开展了积极的研究。

　　不应忽视的封装与测试

　　记者：在ＳｏＣ的趋势下，当前，将逻辑电路与模拟电路、射频电路集成在一起会有多大挑战？

　　马博：这是可以实现的，当然会出现一些问题和复杂情况。但这样做不一定最佳。我们应当始终牢记真正的目标，即：将所有功能集成到尽可能小的尺寸内。这不一定意味着要将不同部件集成到同一个管芯上，两个管芯并列或者堆叠起来的芯片或许尺寸同样小，但却更加易于制造。

　　记者：５０年来平面工艺一直是集成电路的标准工艺，现在已经有了堆叠式的立体封装技术，请问在前道上引入立体工艺有多大价值？

　　马博：我个人对在工艺流程中将晶体管层堆叠起来持怀疑态度，因为向不同层面的晶体管提供电源是个十分复杂的问题，而且还要在运行过程中实现不同层面晶体管的散热。所以我个人认为这在最近的将来还不太可能出现。当然芯片的堆叠在封装中已经实现，并且我们将继续采用这一技术。

　　记者：通常大家都很关注制造技术升级带来的挑战，却容易忽视伴随晶体管数量增加和芯片结构复杂化对测试技术带来的严峻挑战。你是如何看待这个问题的？

　　马博：的确，测试复杂的大规模处理器在技术上是一项困难的挑战。不过我们解决该问题的手段之一是在处理器芯片上安装一些自测试电路。所以处理器可自行进行内部测试，而无需完全依赖外部测试。所以这一困难是可以控制的。

　　记者：现在的芯片测试主要与频率和温度相关，即在给定的时钟频率和温度范围内测试芯片逻辑是否正常，但却很难对芯片做基于时间的压力测试。但是，随着线宽的进一步变窄，在长期高温环境下，材料的缺陷和引线金属原子的迁移引发的故障几率将大大增加，那么，以往模拟芯片所关心的时间漂移问题现象，是否会在逻辑芯片上出现？

　　马博：这在理论上是可能的，但是我们在开发阶段进行了广泛的长期测试，使得我们开发的技术可实现长久的可靠性。我们只有在证明电路和工艺具备良好的长期可靠性时，才会发售相关产品。

　　记者：在线宽越来越窄的情况下如何解决长期可靠性的问题？

　　马博：在这种情况下，某些可靠性问题的确不断加剧。但我们借助新型材料，通过广泛的测试，来确保更窄的线宽在预期的工作年限和电压范围内保持可靠性。