芯革命新未来 英特尔开启MIC众核时代

当人们关注如何提升单核CPU性能的时候，英特尔已经着手推出双核CPU；当人们追求双核、多核CPU性能的时候，英特尔开始着手推出众核CPU。今年6月20日，英特尔在2011年国际超级计算大会(ISC)上演示了一系列基于英特尔集成众核(MIC)架构的研究应用成果，并宣布计划在2011-2020实现每秒百亿亿次浮点计算性能(ExaFLOP/s)的宏伟愿景。

不断增长的计算资源需求

著名的摩尔定律在处理器的发展历程上最能得到体现。英特尔联合创始人戈登摩尔(Gordon Moore)，在1971年公司推出全球首个通用型微处理器4004之后，提出了“每过18个月，芯片上可以集成的晶体管数目将增加一倍。”的理论。由于仅仅依靠提高单核芯片的速度会产生过多热量且无法带来相应的性能改善，因此，人们逐渐转向了多核处理器的探索和发展道路。　

FPGA、众核和多核处理器粒度比较

然而，多核系统架构虽然能满足一时应用增长的需要，但由于物理规律的限制，多核处理器性能增长还是会遇到三方面的主要限制：功耗、互连线延时和设计的复杂性。当一个处理器的晶体管数量越来越多的时候，会因为功耗和互连线的限制而影响性能的进一步提升。为此，很自然地就会想到，在单个处理器中集成多个简单的处理器核。

至强处理器和MIC架构处理器对比

英特尔即将推出的集成众核MIC架构处理器(Many Integrated Core，MIC)，跟通用的多核至强处理器相比，MIC众核架构具有更小的内核和硬件线程，众核处理器计算资源密度更高，片上通信开销显著降低，更多的晶体管和能量，能够胜任更为复杂的并行应用。首款MIC产品(代号为“Knights Corner”)计划采用3-D三栅极晶体管的22纳米制程技术，集成50个内核，预计于2012年推出。

英特尔推出的MIC架构，是在超级计算机的速度、性能和兼容性方面的最新突破：

●革命性的运行速度

英特尔MIC架构将有助于为系统平台实现每秒一万亿次的运算速度，并且，通过将多个MIC架构处理器融合在一个系统中能够为下一代超级计算机性能的再次提升而铸造里程碑：每秒一百万万亿次(1 Exaflop=1000 Petaflop )浮点运算。

2018年实现百万万亿次浮点运算

●处理高度并行的工作负载

英特尔公司的首个MIC产品主要针对高性能计算（HPC）、工作站和数据中心高度并行处理的应用领域。该架构能实现在更低功耗更高密度范围内实现高度并行处理，从而为高度并行的应用程序提供更高的性能保障。虽然当今高度并行的应用程序并不多见，但这些应用程序通常能够解决很多重要问题，包括气候变化模拟、遗传分析、投资组合风险管理以及新能源的寻找等等。

MIC架构高度并行负载性能上的优势

●标准化编程模块

对于广大开发人员来说，使用MIC产品的一大优势是能够支持标准化、现有的编程工具和手段。MIC架构在单个CPU芯片中融 合了众多核心，这些核心都能够通过使用标准的C、C++和FROTRAN源代码进行编程。而为MIC编写的这些源底板同样可以应用和运行在标准的至强处理器平台之上。熟悉的编程模块为开发人员扫除了技术障碍，有助于开发人员专注在开发问题上而非软件工程方面。　

MIC支持标准化编程模块

●创建多核心架构

MIC项目是三个研究项目的成果：高达80核心的万亿级芯片研究计划、单芯片云计算机项目（SCC）和多核图形计算Larrabee项目。它是使用与至强处理器相同的工具、编译器和库的全新架构。由于全球超过80%的超级计算机采用了英特尔公司的处理器平台，因此，研发人员在开发针对MIC平台的软件的时候，能够继续在一个较为熟悉的领域继续开展研发工作。　

MIC架构：基于英特尔的协处理器架构

●首个MIC产品

MIC架构的首个产品包括代号为“Knights Corner”的架构产品，以及代号为“Knights Ferry”的MIC软件开发工具。目前，MIC产品已经有选择性面向某些软件开发商进行发售。

●Knights Corner

Knights Corner CPU采用Intel2012开始使用的3D“三门”晶体管技术，使用22nm工艺制造，每个CPU集成50个专门为并行计算设计的核心，属于协处理器产品。

含50内核的Knights Corner处理器

●Knights Ferry

英特尔Knights Ferry协处理器开发扩展卡

英特尔副总裁兼数据中心事业部总经理Kirk Skaugen手持Knights Ferry

Knights Ferry是英特尔针对MIC架构推出的软件开发平台。由于目前存在越来越多的高度并行计算需求，比如管理互联网共享数据的爆炸性增长、寻求应对气候变化的解决方案、管理不断增加的自然资源开采成本等等，都需要更多的计算资源。

谈到众核，当然市场上并不止英特尔MIC架构一种方案。其中一种比较常见的就是GPU+CPU的方法协同计算来提升高性能计算能力。

众核结构拥有天然的吞吐率性能优势，单芯片上能集成更多处理器内核意味着能提供更强的并行计算能力。对于Fermi GPU任务运行时间，具有5个并行核心任务的程序，如果只是串行运行的话，只需要6个单位时间，而如果多个任务并行运行，只需要3个单位时间就足够。在计算资源相对丰富时，多任务并行运行可以有效提高资源利用率和协同整体性能。

Nvidia公司CEO Jen-Hsun Huang展示首个Fermi GPU

时至今日，CPU+GPU协同计算的技术日趋成熟，与当前的CPU性能相比，一个GPU相当于5-8个CPU的运算速度，在空间和电耗节省方面非常明显。因为无论是单纯依赖CPU或者单纯依赖GPU来提高性能，都会面临空间和用电以及成本方面的问题。而 MIC兼容传统的CPU编程模式，软件移植与优化更容易。　

至强处理器和MIC架构协处理器编程模式通用

但这也并不意味着所有应用采用这种方式都能获得高性价比。现在不少软件厂商都按内核来收取费用，一颗GPU动辄几百内核，如果用户使用商业软件的话，与传统的CPU集群相比，软硬件总投资成本降低的空间会十分有限。

另一方面，GPU也有不少缺点。高密度会产生大噪音，而且比起CPU，它的稳定性还有待考验。其次，它对网络的兼容性并不太好，比如选择铜缆的Infiniband，集成起来非常困难。

在MIC与GPU的对比方面，也存在不少区别。MIC和GPU的运算单元和线程模型都不相同。MIC是基于重核的众核，虽然核心数量只有几十个，基于P4修改的核心是完整的处理器核心，性能比较强，在实现机制上可以做pthread和MPI，而GPU则是基于轻核的众核，有几百个内核，但每个核的性能较弱。它们之间的区别，势必会造成彼此应用场景的不同。GPU性能的发挥主要有赖于细粒度、大规模并行，如果是粗粒度并行的话，性能反而会有所损失。相反，MIC则能很好地兼顾彼此，通过重核来实现粗粒度并行，通过指令级并行实现细粒度。　　

英特尔Knights Ferry协处理器开发扩展卡

MIC与GPU的调优方式也不一样。MIC基于传统的CPU架构和X86指令集，兼容原有的编程模式；而GPU是基于新的架构，需要考虑更多的体系结构，对软件开发工程师的要求也更高。

从以上我们不难看出，英特尔即将大力推出的MIC众核架构，在兼容性、高度并行运算和编程可控方面更具优势。而作为半导体最大厂商，英特尔针对MIC架构已经制定出了详细的2011-2020宏伟愿景，我们相信，在未来十年，英特尔能够获得比多核时代更多的丰硕成果。