AMD推土机FX处理器最新架构解析

推土机的每个核心都有自己的16KB 4路关联一级缓存（总共为128KB），每个模块有自己的2MB 16路关联二级缓存(两个核心共享)，然后所有模块与核心分享最多8MB 16路关联三级缓存。三个级别缓存的缓存行(cacheline)都是64字节的。

推土机FX处理器核心Die

另外推土机处理器还集成了两个72-bit DDR3-1866内存控制器通道，以及四个16-bit接收、16-bit发射HyperTransport总线链接。

中间夹着一个共享的浮点核心

推土机架构的首要理念就是每个模块由两个核心组成，对于整数管线、一级数据缓存等等分别予以执行，而对于浮点管线、二级缓存则由两个核心共享合作完成。AMD表示，这种做法能够让每个核心在需要的时候完成更多功能、发挥更高性能，同时节省核心面积，比每个核心都单独割裂开来效率更高。

下边来看推土机每个模块的具体组成，首先是两个核心共享的前端：

在共享前端，首先处理器对数据进行预测和判断，推土机处理器提供了优化的计算过程，比如分离的预测和获取管线、直接预测的指令预取、2路的64KB指令缓存、32Byte获取、两级的指令TLB结构以及融合的分支计算。

两个独立的整数核心

而数据和指令经过共享前端之后，会选择进入整数和浮点计算单元，整数单元提供了诸多特性，比如线程终止逻辑、基于物理寄存器文件PRF的寄存器重命名、每个核心统一的协调器、联路预测16KB一级数据缓存、32输入全关联数据TLB、全面乱序加载和存储。

浮点计算单元则提供了协处理器组织、上级核心完成报告、双128bit浮点乘加FMAC计算管线、双128bit封装整数管线、PRF寄存器重命名、单浮点协调器。

二级缓存和数据预取器也是两个核心共享的

共享的二级缓存是16联路结构，提供了L2 TLB和页面助跑器、多数据预取、针对内存系统并发的23个二级缓存数据纠正。