高性能计算的新悍将——至强5500内核设计亮点分析

　　2009年6月24日，著名的高性能计算（HPC）系统排名官方网站公布了最新的全球最强的500台超级计算机的Linpack得分排名，俗称TOP500强，而在这份新名单中，我们能发现一个比较令人吃惊的现象就是，英特尔于2009年3月30日刚刚发布的至强5500处理器（代表Nehalem-EP）已经有33套基于它的HPC系统进入TOP500，占据了6.6%的份额，这对于一个发布将将3个月的处理器来说是一个了不起的成绩。而从具体的排名来看，表现也相当的不错——成功在前10名中占据了一个席位，即使是中端型号E5540（QPI与DDR3频率更低）也有一套系统打入前20名，详细情况请见下表：

　　作为一款自Pentium Pro以来，英特尔最重要的一次x86服务器处理器发布，可以说至强5500的表现没有让业界失望，的确给人们一种眼前一亮的感觉。当我们感受到至强5500对于TOP 500榜单的冲击后，可能会有不少人对于其中的原因感到好奇，那么在我们谈完HPC的大趋势之后，就有必要简单的分析一下至强5500在HPC领域能有如此突破的技术原因。

　　很多人都清楚至强5500系统在架构上的革新，这也是英特尔重点宣传的地方，但我们今天的话题不在于此，而在于至强5500内部处理核心的变化上，因为它对于HPC来说也是相当重要的环节，在某些对于内存和I/O不敏感的HPC应用中，它甚至是起到了更关键的作用。

　　相对于上一代产品至强5400（Core核心），至强5500的核心变化也是比较明显的，主要的改进包括了更优化的指令循环设计、更优化的分支预测设计，以及更强化的并行执行设计，此外还有一些外围设计的改进，比如更优化的TLB层级以及针对内存操作的硬件预取和智能缓存等等。

　　这其中针对循环操作的优化设计最为明显，英特尔使用了全新的循环流检测器（LSD，Loop Stream Detecotr）代替了传统的处理路径，从而节省了更多的微操作。

　　通过采用LSD，至强5500可以减少了执行延迟，从而意味着在相同的时间能获得更高的吞吐量，而且LSD也帮助减化了不需要的逻辑功能块，也进一步了降低了工作能耗，由于取消了指令提取的局限性，所以也进一步提高了内核的处理性能。另一方面，LSD还加大了循环检测的尺寸，这也为提高性能提供了帮助。

　　在分支预测方面，至强5500也进一步提高了预测精度，以确保高性能表现，这里的主要改进有两点，第一就是L2分支预测器（L2 Branch Predictor），它将改善大量代码应用时的预测精度，第二就是重命名返回堆栈缓冲区（RRSB ， Renamed Return Stack Buffer ），它是对传统的CRSB的一个补充，可以认为它是一种备援设计，以防止在返回指令（RET）执行过程中，RSB的源失效（如溢出），从而影响预测精度与效率。

　　对于并行执行优化，英特尔在至强5500的身上，将乱序（Out of Order）窗口的资源增加了33%，这其中主要就是RS（Reservation Station）和MRB（Memory Reorder Buffer）两个方面，而重排序缓冲（ROB，Re-Order Buffer）也扩大到了128个微操作，而上一代的至强5400则只有96个。下表就是至强5500的，乱序窗口资源：

至强5500的ROB扩大到了128条微操作，更有助于乱序执行效率的提高

　　在外围支持性改良设计方面，　英特尔来还引入了内存消除多义性功能（Memory Disambiguation），它可以预测指令的依赖性和相关地址，以确定加载与存储指令是否可以提前执行，并将后继的数据进行预取，从而提高效率，避免了额外的缓存操作。而在缓存方面，也增加了新的低延迟2级大条目数量的TLB，以保证TLB的效率，降低延迟。

至强5500处理内核的组成以及与高性能相关的设计亮点

　　以上我们只是重点谈了谈至强5500在处理内核上的一些明显的变化，其实它相对于上一代Core架构核心的变化还有很多，在此就不一一列举了（有人可能会问为什么没有提到超线程技术，这个在Pentium4时代的革命性技术在至强5500上又回归了，对于它的介绍已经很多了，简单的说，它可以在不增加大量晶体管的同时最高可提升30%的性能，不过它的存在涉及到比较敏感的基于“核”的软件授权，所以在应用大量CPU的HPC领域，很少有系统开启这一功能）。而这些变化无疑对于提高内核本身的性能有着很大的帮助，另一方面，在保证多核心以及多CPU协同工作效率方面，至强5500也做出了重大的改进，这些我们也将会专文阐述。