英特尔透露芯片研究长期路线图诸多最新细节

来源:业界供稿    2021-12-14 11:00:34

关键字: 英特尔

英特尔近日分享了有关其正在开发的一些新兴技术的信息,这些技术旨在推进打造更快、更高效的处理器。

英特尔近日分享了有关其正在开发的一些新兴技术的信息,这些技术旨在推进打造更快、更高效的处理器。

来自英特尔组件研究小组的科学家,近日在IEDM 2021半导体活动上详细介绍了这些技术。英特尔表示,这些技术创新是英特尔致力于“在2025年之后的未来继续推动摩尔定律取得进展和发挥优势”的部分举措。

英特尔透露芯片研究长期路线图诸多最新细节

 

为了打造更好的处理器,英特尔等芯片制造商正在研究新方法以减少晶体管占用的空间。晶体管所需的空间越小,处理器上可以容纳的晶体管数量就越多,从而提高性能——这是摩尔定律背后的本质,目前这个数字每隔几年就会翻一番。

芯片制造商采取的方法之一,是缩小处理器中的单个晶体管,但这并非唯一方法。

当前的处理器是以二维配置的方式并排排列晶体管的。IEDM 2021活动上,英特尔详细介绍了英特尔在芯片设计技术方面展开的工作,即可以通过堆叠晶体管而不是并排放置晶体管来减少空间需求。据英特尔称,该技术有可能将晶体管伸缩空间改善30%到50%,从而有助于创造速度更快的芯片。

英特尔芯片开发路线图上的另一个重点,是一项名为Foveros的技术。借助该技术打造的处理器,可由多个相互堆叠的较小芯片组成。和把晶体管放置在一起提高性能类似,堆叠芯片也可以缩短处理时间。

芯片堆叠的有效性,在很大程度上取决于连接处理器的互连技术。互连速度越快,数据在处理器之间传输的速度就越快。这样数据达到目的地所需的时间就越短,从而加速数据处理,提高性能。

英特尔Foveros技术利用相距几十微米的微型连接器阵列将堆叠芯片连接在一起。而且,英特尔的工程师正致力于通过将各个Foveros连接器之间的距离从几十微米缩短到不到10微米,进一步改善芯片连接性。

英特尔表示,缩短距离有望显着增加给定区域内可容纳的连接器的数量,英特尔的目标是将密度提高十倍以上,从而带来更高的芯片性能。

目前英特尔的组件研究小组正在并行开发多项新的技术。该小组在IEDM 2021活动上详细介绍的另一个项目,侧重于使用氮化镓来打造现代芯片中的一些电源管理组件。氮化镓是一种在某些方面比传统硅可更有效地操纵电力的材料,可能对英特尔等芯片制造商来说很有用处。

    扫一扫

    分享文章到微信


    北京第二十六维信息技术有限公司(至顶网)版权所有. 京ICP备15039648号-7 京ICP证161336号京公网安备 11010802021500号
    举报电话:010-62641205-5060 举报邮箱:jubao@zhiding.cn 安全联盟认证