英特尔的独白：我也曾沉沦，但我已如闪电般归来

英特尔现任CEO、前数据中心部门负责人兼CTO Pat Gelsinger曾经开创出广为人知的tick加tock芯片升级法，帮助这家称霸全球的芯片巨头找到了产品升级之道与次第更新的理由。跟整个2000年代中期一样，降低风险并推动产品创新成为全世界的主流认知。

关注半导体行业发展的朋友都很清楚，以双管齐下的方式同时改变芯片设计与制程工艺，必然会使产品故障几率增加一倍。墨菲定律则告诉我们，偶犯有可能出错的事情终将会出错。这就是芯片设计与制造的本质，无论是在我们这个位面、还是其他多元宇宙里，这都是个颠扑不破的真理。不过人类的赞歌也就是勇气的赞歌，整个行业正是在这样残酷的现实面前，一步步摸索出了合理的产品研发与升级方向，更让芯片发展变得有迹可循。2017年，英特尔进一步公开了tick-tock-clock方法，也被称为“制程架构优化”。而且有趣的是，《超级马力欧64》游戏的第14关恰好也叫这个名字。

大约在同一时期，英特尔的14纳米制程正在蓬勃发展，但后续10纳米制程却即将陷入困境。这不仅破坏了芯片巨头的客户端与服务器CPU路线图，更是影响到FPGA、多核处理器及GPU等其他产品线。整整拖延了四年，英特尔承诺的10纳米制程SuperFIN晶体管最终设计版本才正式投放市场。尽管在很多方面仍能跟竞争对手台积电和三星电子的7纳米制程工艺打得有来有回，但采用所谓Intel 7工艺的“Ice Lake”至强SP在2021年4月正式发售之际，AMD已在短短一个月内推出采用台积电真实7纳米工艺的“Milan”Epyc 7003处理器，甚至开始着手制造5纳米级“Genoa”Epyc 9004及其衍生版本，AMD年内还计划公布3纳米级“Turing”Epyc 9005及其衍生版本。

我们对英特尔仍抱有信心，相信其可能在未来某个时刻迎头赶上台积电——Gelsinger做出的承诺，是在四年之内公布五大制程节点，战略缩写为5N4Y。但台积电同样胸有成竹，表示英特尔根本没这个本事。既然双方各说各话，我们就暂时不做评判。但假设英特尔真能在制程工艺方面扳回一局并保持住竞争优势，那么其CPU、GPU、FPGA和DPU业务肯定会迎来远胜过去五年的市场反响。毕竟这五年对英特尔来说无疑是一段屈辱的经历，除了产品供应能力仍然占优，其芯片在设计层面已经很难与AMD和英伟达并驾齐驱。

不过只要5N4Y战略能够成功落地，那么英特尔必将成功走出阴霾。Intel Foundry（原名为Intel Foundry Services，即英特尔代工服务）将成为英特尔内部一个独立业务部门，也就是说需要依赖该代工体系产能的各部门也需要按设计与销售需求支付制造与封装服务费，并像外部客户一样排队等待产能分配。Intel Foundry的损益表将与英特尔的其他部门区分开来，各芯片研发团队也不可能像过去那样拥有几乎无限次的芯片设计与调试配额——现在，任何错误都对应着真金白银的成本。换句话说，英特尔已经意识到每一块钱收入和每一丁点成本都很重要，唯一的出路就是把控一切、算计一切，让设计的归设计、制造的归制造。英特尔必须得像台积电那样紧绷起来，确保芯片制造能够一次成功，这样才能吸引到下游各先进CPU、GPU及其他芯片客户的认可和信赖。芯片巨头的神圣光环已然褪去，现在是个谁性能强、谁性价比高，谁就能笑傲市场的公平竞争时代。

当然，这样的论述也不够全面。在数据中心领域，“Sapphire Rapids”至强SP凭借HBM2e内存选项以及片上加速器已经在设计层面领先了一步。这款加速器能让Sapphire Rapids芯片以少于竞争对手的核心数量处理同等强度的工作负载。

在Gelsinger为英特尔苦心设计的未来规划中，代工部门必须自负盈亏、在市场上杀出一条血路。芯片产品部门也不例外，各方都将拥有彼此独立的损益边界，但又在英特尔的旗帜之下相互扶持和依靠。就是说，原本的自家兄弟也跟外部代工伙伴一样需要“明算账”了。

英特尔的代工业务要想真正独立出来，首先需要维持住稳定且可观的客户群体，意味着至少要能吸引到英伟达、Arm、博通等厂商的关注和肯定。此外，有意内部原研芯片的超大规模基础设施厂商和云服务商也很重要，他们想让自主设计的芯片在交付速度、成本效益和设计控制权等方面超越英特尔芯片产品，而Intel Foundry得想办法把这部分损失转化成代工收益。所以哪怕再不情愿，英特尔在事实上也必须拿出自己最先进的芯片与封装技术来武装那帮竞争对手。

虽然短期看来这不是好事，但着眼于长远，只要代工业务能够稳定增长、蓬勃发展，那么Intel Foundry反而能借美国和欧洲复兴制造业的大潮重新占据市场份额，最终在芯片设计和销售领域与AMD、英伟达和Arm正面抗衡。

这可能是英特尔最好的机会，但也可能成为压垮芯片巨头的最后一根稻草。面对数百亿美元的恐怕资本投入，只有时间能够证明这步棋是妙手还是昏招。但考虑到英特尔之前在芯片设计和制造方面已经同时沦陷，我们也实在想不出还有什么更好的办法可助其重回巅峰。

也许这么说有点激进，但从长远来看，英特尔可能会最终决定剥离掉其中一块业务。但剥离并不代表英特尔将就此分崩离析。大家应该还记得IBM在上世纪90年代的一系列决策，当时流行的舆论认为蓝色巨人将由此成为“蓝色巨婴”，因为其多项业务已经陷入困境。好在IBM最终还是果断出手，时至今日不少员工提起那段“濒死体验”仍然心有余悸。

闲聊了这么多，咱们马上进入正题，先看Intel Foundry最新发布的路线图：

在数据中心方面，英特尔目前公布的制程节点包括Intel 7、Intel 4（并非独立制程）、Intel 3、Intel 20A、Intel 18A以及刚刚发布的Intel 14A及其扩展Intel 14A-E。推测Intel 14A将于2026年左右推出，Intel 14A-E扩展的上市时间则可能在2027年。

Intel 7与Intel 4属于已经上市一段时间的原有制程。其中Intel 7被用于制造2023年12月推出的第五代“Emerald Rapids”至强SP芯片，包括之前的第四代Sapphire Rapids至强SP。Intel 4制程在某些方面则更类似于台积电5N 5纳米制程，原本计划用于生产接下来的第六代“Granite Rapids”至强SP CPU，但如今英特尔已经确定将在六代至强上采用尺寸更小的Intel 20A工艺，即与台积电3N对打的3纳米极紫外（EUV）制程工艺。当然，根据英特尔方面的说法，5纳米制程的Intel 3才是台积电3N 3纳米制程的直接对手。无论如何，未来的“Sierra Forrest”至强SP（包含大量E核，而非Granite Rapids中使用的高性能P核）将会采用Intel 3制程。Intel 4制程将被用于生产部分客户端CPU，但在数据中心领域不会使用，毕竟其本质仍然属于7纳米工艺，实在无法与台积电即将推出的5纳米制程和后续3纳米制程同台竞技。

根据英特尔方面的介绍，Intel 20A与Intel 18A制程将采用Power-Via与环栅（GAA）晶体管设计相结合的方案，目前开发正在稳步进行。Intel 18A制程目前已经向代工客户开放以配合其设计，且正在为今年第二季度的完整产品设计做最后收尾。“Diamond Rapids”至强SP处理器中使用的P核预计将采用Intel 20A或者Intel 18A制程，二者正在努力向2纳米级别推进。考虑到从“Clearwater Forrest”到Sierra Forrest的芯片都将采用18A制程，因此我们认为Diamond Rapids没有理由不同样使用18A。毕竟至强SP团队何必非要继续使用低效制程并承担额外的成本和骂名？至于其他Intel Foundry客户，他们肯定也会做出相同的选择，优先采用英特尔承诺在2025年发布的Intel 18A制程。

这份路线图上还列出了新目标，即Intel 14A制程。该制程将于2026年底实现商业化，据英特尔介绍，这将是首个采用高数值孔径（NA）EUV的制程工艺。虽然高数值孔径光刻技术能够进一步缩小晶体管尺寸，但也会导致掩模版到硅片的曝光减半，使得我们无法制造出拥有足够多晶体管的芯片。这再次证明了chiplet小芯片设计的必要性，也是芯片设计人员必须适应的又一波技术变革。

旁注：大家知道IBM为何决定退出芯片制造市场吗？这是因为专家们发现，每种新的制程节点都必须使用全新的实现技术，由此带来的升级换代压力终将积蓄到无穷大。而考虑到向来靠大型机、Power处理器和当时刚刚兴起的嵌入式产品来走量赚钱的IBM来说，这实在是笔赔本也赚不来多少吆喝的买卖。

当然，实际情况也没那么糟糕，芯片工程师们似乎总有无穷无尽的智慧可供挖掘。而目前最新的难题，就是一旦尺寸来到2纳米级别，掩膜版的曝光量开始不足，就是说芯片设计所能容纳的晶体管数量必须减半。

也正因为如此，我们才坚定相信无论是在芯片代工领域还是芯片设计领域，英特尔都一定会迸发出新的活力。Clearwater Forrest已经采用Intel 18A制程进行流片，其他公司则表示愿意给Intel Foundry这个展示身手的机会。毕竟对成规模的大客户来说，放任台积电成为唯一一家能够提供先进封装与制程工艺的代工服务商风险太大。

所以面对种种负面因素，特别是敏感的地缘政治环境，我们十分期待英特尔能够说到做到，最好三星也能在芯片代工方面出一把力。这影响的已经不止是价值150亿美元的代工设施和数百亿美元的芯片产能——更准确地讲，Intel Foundry的成功似乎比Intel Inside更加重要。