万亿晶体管芯片不是梦 英特尔突破下一代晶体管微缩技术

“四年五个制程节点”只是英特尔重获、保持制程领先性的开始,随着背面供电技术的完善和新型2D通道材料的采用,英特尔正致力于继续推进摩尔定律,在2030年前实现在单个封装内集成一万亿个晶体管。

自人类发明晶体管75年来,推动摩尔定律的创新在不断满足世界指数级增长的计算需求。 曾经为英特尔创造辉煌的摩尔定律依然有效

半导体产业具有技术驱动的特征,所以技术创新能力是一家企业能否保持市场领导力的关键。在过去二十年,许多里程碑式的创新,如应变硅(strained silicon)、Hi-K金属栅极(Hi-K metal gate)和FinFET晶体管,都出自英特尔组件研究团队。这些创新在个人电脑、图形处理器和数据中心领域带来了功耗和成本的持续降低和性能的不断增长。

为了引领市场,英特尔推出了“四年五个制程节点”计划。目前,Intel 7和Intel 4已实现大规模量产;Intel 3正在按计划推进,目标是2023年底;采用RibbonFET全环绕栅极晶体管和PowerVia背面供电技术的Intel 20A和Intel 18A同样进展顺利,目标是2024年。

万亿晶体管芯片不是梦 英特尔突破下一代晶体管微缩技术

而在近日举行的IEDM 2023(2023 IEEE国际电子器件会议)上,英特尔组件研究团队所研发的新材料和工艺模糊了封装和芯片制造之间的界限。英特尔展示了将摩尔定律推进到在单个封装中集成一万亿个晶体管的关键步骤,包括可将互联密度再提升10倍的先进封装技术,实现了准单片(quasi-monolithic)芯片。英特尔还通过材料创新找到了可行的设计选择,使用厚度仅三个原子的新型材料,从而超越RibbonFET,推动晶体管尺寸的进一步缩小。

3D封装技术的新进展

晶体管微缩和背面供电是满足世界对更强大算力指数级增长需求的关键。英特尔组件研究团队不断拓展工程技术的边界,包括晶体管堆叠,背面供电技术的提升(有助于晶体管的进一步微缩和性能提升),以及将不同材料制成的晶体管集成在同一晶圆上。

英特尔近期在制程技术路线图上的诸多进展,包括PowerVia背面供电技术、用于先进封装的玻璃基板和Foveros Direct,彰显了英特尔正在通过技术创新不断微缩晶体管。这些创新技术均源自英特尔组件研究团队,预计将在2030年前投产。

英特尔的PowerVia将于2024年生产准备就绪,率先实现背面供电。英特尔组件研究团队在IEDM 2023上发表的研究明确了超越PowerVia,进一步拓展背面供电技术的路径,及所需的关键工艺进展。

研究人员确定了所需的关键研发领域,旨在通过高效堆叠晶体管继续实现微缩。结合背面供电和背面触点,这些技术将意味着晶体管架构技术的重大进步。

英特尔能够以微缩至60纳米的栅极间距垂直地堆叠互补场效应晶体管(CFET)。该技术可通过晶体管堆叠提升面积效率(area efficiency)和性能优势,还结合了背面供电和直接背面触点。该技术彰显了英特尔在GAA(全环绕栅极)晶体管领域的领先地位,展示了英特尔在RibbonFET之外的创新能力,从而能够领先竞争。

能效和存储的新可能

在IEDM 2022上,英特尔聚焦于性能提升,以及为实现300毫米硅基氮化镓(GaN-on-silicon)晶圆开辟一条可行的路径。今年,英特尔在硅和氮化镓的工艺集成方面取得了进展,成功实现了一种高性能、大规模的集成电路供电解决方案,名为“DrGaN”。英特尔的研究人员率先在这一技术领域实现了良好的性能,有望让供电解决方案满足未来计算对功率密度和能效的需求。

通过开发可垂直放置在晶体管上方的存储器,英特尔重新定义了微缩技术,从而更有效地利用芯片面积。英特尔在业内率先展示了性能可媲美传统铁电沟槽电容器(ferroelectric trench capacitors)的堆叠型铁电电容器(stacked ferroelectric capacitors),可用于在逻辑芯片上构建铁电存储器(FeRAM)。

业界首创的器件级模型,可定位铁电氧化器件(ferroelectric hafnia devices)的混合相位和缺陷,标志着英特尔在支持行业工具以开发新型存储器和铁电晶体管方面取得了重大进展。

英特尔正在为打造300毫米硅基氮化镓晶圆(GaN-on-silicon wafers)开辟一条可行的路径,从而让世界离超越5G和电源能效问题的解决更进一步。英特尔在这一领域所取得的突破,实现了比行业标准高20倍的增益,并在高性能供电指标上打破了行业记录。

英特尔正在超高能效技术上取得突破,特别是在断电情况下也能保留数据的晶体管。对于三个阻碍该技术在室温下完全实现并投入使用的障碍,英特尔的研究人员已经解决其中两个。

2D晶体管领域

过渡金属二硫属化物(TMD,Transition metal dichalcogenide)2D通道材料让晶体管物理栅极长度有机会微缩到10纳米以下。

在IEDM 2022上,英特尔展示了一种全环绕栅极堆叠式纳米片结构,使用了厚度仅三个原子的2D通道材料,同时在室温下实现了近似理想的低漏电流双栅极结构晶体管开关。这是堆叠GAA晶体管和超越硅材料的固有限制所需的两项关键性突破。

研究人员还展示了对2D材料的电接触拓扑结构(electrical contact topologies)的首次全面分析,为打造高性能、可扩展的晶体管通道进一步铺平道路。

结语

“四年五个制程节点”只是英特尔重获、保持制程领先性的开始,随着背面供电技术的完善和新型2D通道材料的采用,英特尔正致力于继续推进摩尔定律,在2030年前实现在单个封装内集成一万亿个晶体管。

来源:至顶网计算频道

0赞

好文章,需要你的鼓励

2023

12/13

13:48

分享

点赞

邮件订阅