英特尔掌门谈万亿级晶体管芯片的“系统代工”新时代

英特尔CEO在Hot Chips主题演讲中，承诺将“继续推动摩尔定律向前发展”

英特尔公司CEO Pat Gelsinger认为，未来计算机将完全由小芯片组装而成。而凭借自家先进封装技术，芯片巨头希望再给摩尔定律续续命。

Gelsinger在今年线上举办的年度Hot Chips大会上发表了主题演讲。演讲内容当然以自家技术为核心，强调用大量小芯片组装系统，而对应的成果自然就是即将推出的英特尔Sapphire Rapids至强Scalable CPU。

根据Gelsinger的介绍，此举标志着芯片行业将由晶圆代工时代，全面转向他提出的系统代工时代。而新时代的基本组成元素，就是晶圆、封装、小芯片加软件升级的结合。

他解释道，“大家应该已经感受到，机架正在成为新的系统，并通过高级封装将多个芯片/小芯片整合起来。所以机架系统本身，就代表着先进封装技术的未来发展方向。”

“我所说的机架即系统，指的是机架正成为一种以小芯片为基本单元的先进封装系统。英特尔认为，未来的计算技术一定会朝着这个方向发展。”

这背后的现实驱动因素在于，客户不仅想要更多芯片，而且想要更强大的芯片。毕竟如今的AI模型规模越来越大，数据量越来越夸张。英特尔预计到2030年，芯片内的晶体管数量将达到万亿级别。

Gelsinger补充道，“目前，单块芯片上封装的晶体管大概在1000亿个，而这个十年末推出万亿级晶体管芯片已经基本成为定局。”

Ribbon FET是英特尔版的环绕栅极（Gate-All-Around，简称GAA）晶体管架构，其中栅极材料被完全包裹在导电通道周围。

根据Gelsinger的介绍，成就这种更大、更强系统的唯一方法，就是将其解构成更小的功能单元，借此实现“定制化异构功能”。在这里，2D与3D封装技术就有了用武之地，能帮助架构师和设计师“为正确的问题使用正确的晶体管”。

Gelsinger的观点是，应该为电源、射频、逻辑和内存分别选择最适合的制程节点，借此制造出单块小芯片，再利用先进的封装技术将大量小芯片组装起来构建起完整芯片。

Gelsinger提到，“我们已经实现了下一代芯片功能，并将其纳入即将于明年推向市场的Meteor Lake等产品。除了Arrow Lake和我们的第二代3D封装技术之外，新一代产品还将获得由先进封装带来的更多优势。”

但实现这一切的前提，就是把各部件的组合方式整理成统一标准。面对这个问题，Gelsinger再次挥舞起英特尔的影响力大旗，表示已经在以PCIe标准为基础，着力为芯片到芯片互连建立起所谓通用芯片互连高速（UCIe）标准。

有了UCIe，不同供应商的不同部件也能被整合在同一块芯片当中。

“到那时候，大家可以在英特尔这边选两块小芯片，在台积电那选一块小芯片，再加上TI的电源组件和Global Foundries的IO组件，通过英特尔的先进封装技术把这一切组装起来。当然，选择其他组装供应商也行，总之这种通用混搭的思路正在成为现实。”

既然是英特尔准备的演讲，怎么可能不提摩尔定律呢？Gelsinger表示，凭借这一系列进步，摩尔定律应该还能再抢救一下。

他总结道，“摩尔定律提出的，随时间推移晶体管数量持续倍增的理念，从根本上支撑起整个计算世界的快速进步。”他承诺英特尔将“继续推动摩尔定律向前发展。”