英特尔谈“小芯片”革命与未来应用方向

Ramune Nagisetty正着手帮助英特尔在以芯片为中心的新兴行业生态系统当中开拓自己的席位。

所谓“小芯片（chiplets）”，是指一种系统制造方法，其在整体功能性方面与整体大型芯片并无区别，但实际上却是由多个较小的芯片共同组成。尽管传统的摩尔定律提升空间已经基本耗尽，但凭借着小芯片这一天才般的创意，计算行业目前仍然能够在一定程度上维持系统的性能改进能力。

支持者们表示，小芯片的普及代表着系统的专用化门槛将有所降低，而产品产量也能够随之提高。而更重要的是，小芯片亦有可能给无代工半导体行业带来重大转变，其最终目标产品可能体现为一种小型专用芯片，负责将通用型处理器与其它众多专用芯片组合在一起。Ramune Nagisetty是英特尔公司俄勒冈州技术开发部门的首席工程师兼流程与产品集成总监，她一直致力于建立一个范围可达完整行业级别的芯片生态系统。在2019年3月21日接受IEEE Spectrum采访时，她与我们共同就这一愿景以及英特尔公司的技术状况进行了探讨。

Ramune Nagisetty在此次采访中谈到：

• 小芯片是什么
• 英特尔的EMIB解决方案
• 集成工程难题
• 新的测试技术与标准需求
• 小芯片领域的无代工初创企业

IEEE Spectrum（以下简称记者）：您能否对小芯片做出定义，并聊聊小芯片为什么如此重要？

Ramune Nagisetty：小芯片属于一块物理硅片。其中封装有一套IP（知识产权）子系统。它的设计目标，在于通过封装级集成方式与其它小芯片相结合，而且一般通过高级封装集成与标准化接口供用户实际使用。

小芯片为什么变得越来越重要？这是因为时至今日，已经不存在那种百试百灵的通用型解决方案。我们在不同类型的计算与工作负载层面实现了爆炸式的增长，因此出现了众多不同的架构以支持这些不同类型的计算模型。从本质上讲，一流技术的异构集成正是摩尔定律未来的全新起效形式。

记者： 说起异构技术，您所指的是是否还包括除硅材料之外的其它半导体材料？

Nagisetty：我想说的是，未来的半导体材料不一定只有硅，也应该包含其它类型的半导体制造技术。例如，大家可以使用锗技术，简称III-V。在未来，我们将拥有更多半导体技术类型可供选择。但着眼于当下，半导体材料主要指的仍然是硅。

更重要的是，即使只着眼于硅基芯片，这些芯片也肯定会发展出不同的技术节点。它们通常会针对不同领域进行性能调整——具体包括数字、模拟、RF以及内存技术等等。

其中一大核心驱动力，当然是内存的整合。高带宽存储器（简称HBM）在本质上正是异构芯片封装内集成方法的重要、亦是首批证明案例之一。内存在本质上就属于一种异构集成，其凭借着先进的封装机制为我们带来出色的使用体验。

记者：英特尔连接芯片组的方法被命名为嵌入式多芯片互连桥。您能否向我们解释一下，这个概念的定义是什么，又是如何起效的？

Nagisetty：大家可以将其视为一个用于将两块小芯片连接在一起的高密度桥接器，这实际上也是我能想到的最准确的描述方式。我想，很多朋友应该都熟悉利用硅中介层作为先进封装基板的作法。（注：硅中介层是一种硅衬底，其拥有密集的互连与内置硅通孔，用于实现不同芯片之间的高带宽连接。）

图片：IntelAn EMIB上的芯片（电路）连接以高密度互连方式进行整体封装。将芯片连接至EMIB的连接凸块要比图左下方的普通凸块拥有更小的彼此间隙。

在本质上讲，EMIB实际上就是一个体积极小的硅中介层，其中包含密度极高的互连体系，我们将其称之微凸块，且密度远高于标准封装基板的密度。（微凸块是一种微小的焊球，是能够将芯片接入另一块芯片或者封装的高密度互连机制。）

EMIB或者桥接，一般会被嵌入至标准封装基板当中。利用EMIB，大家即可在必要的位置轻松获得最高的互连密度，并在其余位置利用标准封装基板满足其它普通互连需求。

这种作法能够带来诸多优势。其中最显著的一点自然是成本，因为硅中介层的成本与该中介层的面积成正比。因此在使用EMIB的情况下，我们只需要在需要高密度互连的位置添加桥接即可满足需求，而不存在额外浪费。此外，这种作法也能够降低由材料自身特征所带来的信号衰减——标准封装基板能够更好地传递信号，硅中介层则会严重影响信号传输。

记者： 目前英特尔公司使用的EMIB是如何实现的？

Nagisetty：英特尔公司实际上掌握着数种演示性芯片解决方案，这里正好借机会对其一一加以说明，我想这也有助于我们接下来进一步探讨未来芯片所要遵循的三条不同发展路线。

英特尔公司目前拥有两套基于EMIB的解决方案，而且二者之间存在着相当显著的差别。首先是Kaby Lake-G，我们基本上将AMD Radeon GPU与高带宽内存（HBM）与我们的CPU芯片集成在一起。我们利用EMIB实现GPU与HBM的桥接，并在封装内提供HBM接口。在此之后，我们利用封装内部的PCI Express——这是一种标准的电路板级接口，专门用于集成GPU与CPU。

该解决方案的真正有趣之处，在于我们正在尝试利用来自多家代工厂的外部开发芯片。我们希望使用HBM与PCI Express这些通用性质的行业标准接口打造一流产品。在这种情况下，我们采用一个能够独立在电路板上运行的组件（带有HBM的GPU），并将其集成在统一的封装之内。其中PCI Express负责发送长距离信号，也就是处理典型的电路板运行需求。虽然立足封装内部来考虑，PCI Express并不一定是最佳解决方案，但却是一种快速便捷的解决方案，因为我们能够借此利用业已在行业中广泛存在的接口。

记者： 这种集成方法能够为英特尔的芯片产品带来哪些助益？

Nagisetty：在这种情况下，我们得以实现外形尺寸方面的巨大改进。在移动使用场景下，外形尺寸对于笔记本电脑的设计至关重要。从本质讲，设计师必须得在外形、功耗与性能这几项指标之间做出取舍。因此，只要我们能够尽可能缩小外形尺寸，就可以实现真正的优化，即以尽可能小的尺寸提供同类最佳的解决方案。

记者： 那么，关于另一种小芯片设计方案，您又做何评价呢？

Nagisetty：接下来我要谈的是Stratix 10 FPGA，这实际上也是英特尔公司首款正式展示的EMIB解决方案。Stratix 10的核心是英特尔FPGA，其中在FPGA周边部署有六个小芯片。其中四个为高速收发器小芯片，另外两个则是高带宽内存小芯片，它们全部部署在同一封装之内。此示例集成有来自三家不同代工厂的六种不同技术节点；也正因为如此，它才进一步证明了不同代工厂的产品之间完全能够实现互操作性。

英特尔Stratix 10是芯片巨头利用EMIB连接封装内各小芯片的主要示例方案。

另外值得一提的是，它采用了一种被称为AIB的行业标准型晶片到晶片接口，全称则为英特尔高级接口总线（Intel's Advanced Interface Bus）。这种接口专门为Stratix 10产品而打造，实际上代表着我们为封装内高带宽、逻辑到逻辑互连方案制定的行业标准雏形。因此，HBM可以说是内存集成领域的首个标准，而AIB则是逻辑集成层面的首个标准。

AIB这种接口能够配合英特尔EMIB解决方案与硅插入器等其它竞争性解决方案共同使用。需要强调的是，该接口的核心优势在于其生态系统内以FPGA为中心进行混合搭配的实现方法。目前，众多不同的企业与高校正在DARPA CHIPS（全称为通用型异构整合与IP复用策略）计划的赞助下努力利用AIB创建更多小芯片设计方案。

记者： 第三个案例又是什么？

Nagisetty：我要谈的第三个案例是英特尔的Foveros解决方案，也就是我们的logic-on-logic晶片堆栈。我们在去年12月首次谈到这一解决方案，随后又以Lakefield的名称在今年1月的CES大会上公布实际产品。这套小芯片集成方案的差异，在于其采用的并非水平堆叠，而是垂直堆叠方法。

这种集成方式，允许用户在两个小芯片之间获得极高的传输带宽。然而，其基于内部专有接口，两个芯片也基本上需要共同设计——因为二者必须统一进行基板规划，以便管理供电及散热等具体运行问题。

对于logic-on-logic晶片堆栈而言，由于这些芯片在本质上是共同设计完成的，因此相关行业标准的出台可能需要更长的时间。逻辑之上的存储器堆栈有望成为3D堆叠行业标准的重要诞生点。

记者： 在设计这类堆叠型芯片时，您主要需要关注哪些具体事项？

Nagisetty：发热问题是其中最为关键的挑战。可以想象，堆叠设计会大大加剧任何原有散热问题的严重程度。因此，我们需要认真规划基板以适应新方案的发热点位置。此外，我们还需要考量整体系统架构。这意味着3D堆叠这一概念不仅存在于物理架构当中，而是涵盖整个CPU或GPU与系统架构，且始终作为架构决策的核心驱动因素。
此外，如果我们希望实现兼容任意类型的互操作性，那么我们自然也需要构建起具有互操作性的材料系统。为了支持这种互操作性，我们需要解决一系列具体难题，但我认为散热是其中最核心的挑战；当然，电力供应与电源管理的难度同样不容小觑。

记者： 要推进小芯片设计方案的发展，还需要哪些其它标准？

Nagisetty：与测试相关的行业标准当然非常重要。一般来讲，我们会使用全封装部件进行测试。我们需要能够将“已知运行良好的芯片”（也就是我们能够确保正常运行的芯片）添加至封装之内，这样我们就不致因为单一芯片的损坏而浪费掉其它工艺良好的小芯片，进而承担产量下降的问题。换言之，我们需要建立一套以已知良好为基础的模具策略，并建立起与之匹配的测试流程。

除此之外，我们还需要确保多供应商产品之间的电源与发热管理支持体系。这意味着各供应商都能够接入全部集成小芯片，以便实现电源与散热问题的各自管理。

再有就是电气操作性，作为我们在去年7月首次发布的接口，AIB实际上还只达到了我们所谓的PHY级别，即电气与物理接口级别。很明显，我们还需要进一步通过上层协议提供实施标准。

而最后一点，相信很多朋友也能猜到，就是机械层面的标准——具体来讲，就是确保各微凸块的放置与不同微凸块间路由实现互操作性的支持标准。

Intel公司Ramune Nagisetty

记者： 您能否给我们讲讲“已知良好晶片”的问题，它的测试与小芯片的测试有什么不同之处吗？

Nagisetty：这个嘛，二者其实真的不太一样，因为对“已知良好晶片”的保障主要集中在对于封装部件的热测试。而在小芯片方面，则要求我们在封装之前对裸晶片进行基础测试——即确保各小芯片都拥有相同的功能水平。更具体地讲，封装部件的测试更容易，供电传输机制的设计难度也更低。而当我们面对的是裸晶片（也就是尚未进行封装的芯片），测试人员往往很难达到同样的探测级别。换言之，我们需要设置额外的精细冲击垫才能设置检测探针。

还有一点需要强调，即对独立芯片进行测试所需要的一切——包括时钟以及能够对每一块小芯片进行完整测试的全部因素——都必须被设计到芯片之内。小芯片的自身测试不可依赖于其它小芯片，它们必须在封装之前各自经历完全独立的测试。

我们正在努力进行这方面的探索，其重要意义我相信也无需多言。大家可以想象，当面对一个包含多个小芯片的封装部件时，该部件中统一包含有多种价值。而一旦这些小芯片中的任意一个发生损坏且处于非冗余或不可修复状态，那么就相当于我们必须得因此放弃掉其它仍然能够正常运作的小芯片——或者说它们所代表的价值。
记者： 小芯片的优势当中，包不包括带来更好的产能表现？毕竟它们物理体积更小，所以出错几率也更低，是这样吗？

Nagisetty：小芯片确实能够实现可观的产量提升，这是英特尔公司选择这一发展方向的原因之一，但绝非唯一的原因。目前。产量能否真正提高，主要取决于我们能够在实施封装之前对这些晶片进行测试。

记者： 那么，小芯片会给处理器的设计方式带来怎样的改变？

Nagisetty：高带宽内存集成无疑是最重要的证据之一，其已经被广泛应用于GPU以及高性能系统中的AI处理器。在这种情况下，芯片与存储器的封装集成已经开始给芯片的设计与集成方法带来改变。

小芯片的协同设计必然会成为一个重要的发展领域。现在我真正关注的是，未来将有多家供应商负责为英特尔提供芯片。那么，其中的结构性边界在哪里？我们如何根据我们所能掌握的有限构建单元打造出行业领先的产品？我认为，我们目前尚处在这场革命的起步阶段，而未来将有一个崭新的行业生态系统以此为基础蓬勃发展。

理解不同小芯片供应商的实际需求，并以此为基础实现跨边界通信将变得非常重要。另外，仿真工具与方法也将成为我们突破传统边界的重要助力。因此，是的，它将改变我们对芯片或者封装部件的设计方式，也必然会随着时间的推移改变整个半导体生态系统的发展态势。

记者： 您能不能详细讲讲这一新兴生态系统呢？如果您在接下来的十年之内领导一家无代工初创企业，那么您的业务将呈现出怎样的面貌？小芯片革命会对这些企业的运营方式带来怎样的改变？

Nagisetty：在我看来，这一切对于无代工初创企业而言绝对是个激动人心的时刻，因为我们将有可能创建一个更小的IP子系统，并通过小芯片集成方法带来巨大的实际价值。

DARPA CHIPS计划的核心目标之一，就是从根本层面支持IP（知识产权）复用，并降低生产产品的整体非经常性工程成本。小芯片方法使得无代工初创企业能够专注于他们最为擅长的IP部分业务，而不必再为其它繁琐而沉重的负担分神。

我认为小芯片方案将成为无代工初创企业的发展助力，这也是DARPA在其赞助计划当中希望达成的目标之一。事实上，DARPA目前正在全面启动ERI，全称为电子复兴计划。之所以全面介入，是因为DARPA意识到近年来原本领先的美国半导体技术在发展层面出现了萎缩，小型公司在这一市场上的创新能力受到影响。相关计划的出台，将为更多创新活动开辟道路，而无代工初创企业将成为其中最重要的受益群体。我认为这代表着未来的创新平台，并将给整个半导体行业产生深远的影响。正因为如此，我才将此视为半导体发展历史上一段极为激动人心的时刻。接下来，我们将亲眼见证众多变化，而且有望抓住其中的宝贵机遇实现新一轮快速发展。

记者： 在初创企业与小型公司能够真正参与这一生态系统之前，您认为小芯片将呈现出怎样的发展速度？

Nagisetty：最近的不少事件都从侧面给出了答案。比如刚刚建立的ODSA行业论坛，其全称为开放特定领域架构（Open Domain-Specific Architectures）计划。其正在成为开放计算项目这一行业协作体系中的重要组成部分。最近，我们还看到计算快速链接（简称CXL）倡议的出现，旨在为加速器提供更为统一的接口标准。

就目前来看，半导体行业正在以加速器与封装集成为出发点支持并建立起新的生态系统，而相关措施的推进速度也相当惊人。我真的很难准确地预测未来，并告诉您这具体需要多长时间。但我个人猜测，时间也许不会太长，有可能只是几年。毕竟在某些层面中，我们已经看到了这一切逐步转化为现实的早期证据。

记者： 小芯片最终是否需要将某种智能方法集成至基板或者封装当中？

Nagisetty：这个嘛，我认为我们可以静观整个发展态势。我认为这确实属于一项架构决策，其中也存在着各种各样的可能性。当谈到将智能方法引入基板时，我们可以采用将一种智能方法堆叠在另一种之上的基板设计方案，这纯粹就是一种互连设计。此外，也可能会出现分层结构，甚至是一种混合类型的基板，即将某种新的智能成果与相对较老的技术节点结合起来。总而言之，具体实现方法需要针对不同目标进行针对性优化。

记者： 那么，英特尔公司接下来打算如何推动芯片技术的发展？

Nagisetty：哈哈，我能够透露的只是，我们已经在市场上进行了一定的展示，其基本涵盖了我们接下来打算构建的几乎所有产品用例。在这方面，我们拥有多种具体集成方案，而且也才刚刚朝着这个方向前进。但可以肯定的是，我们已经将这些技术纳入发展计划当中，而且必将有能力在未来的几代处理器方案当中不断取得进步。