
2023年2月15日,中国,苏州——全球半导体存储解决方案领导厂商华邦电子今日宣布正式加入UCIe™(Universal Chiplet Interconnect Express™)产业联盟。结合自身丰富的先进封装(2.5D/3D)经验,华邦将积极参与UCIe产业联盟,助力高性能chiplet接口标准的推广与普及。
UCIe产业联盟联合了诸多领先企业,致力于推广UCIe开放标准,以实现封装内芯粒间(chiplet)的互连,构建一个开放的chiplet生态系统,同时也将有助于2.5D/3D先进封装产品的开发。
随着5G、新能源汽车和高速运算等技术的飞速增长,业界对芯片制程与封装技术的要求日益严格。如今,2.5D/3D多芯片封装可实现芯片性能、能效和小型化的指数级提升,已经成为行业聚焦的主流趋势。作为高性能内存芯片的行业领导者,华邦的创新产品CUBE: 3D TSV DRAM可提供极高带宽低功耗,确保2.5D/3D 多芯片封装的能效,并且为客户提供优质的定制化内存解决方案。
加入UCIe联盟后,华邦可协助系统单芯片客户(SoC)设计与2.5D/3D后段工艺(BEOL, back-end-of-life)封装连结。UCIe 1.0规范通过采用高带宽内存接口来提供完整且标准化的芯片间互连环境,促进SoC到内存之间的互连升级,以实现低延迟、低功耗和高性能。总体而言,标准化将助力加速推出高性能产品,为设备制造商和终端用户带来更高价值与收益,从而推动先进多芯片引擎的市场增长。
不仅如此,加入UCIe联盟后,华邦提供3DCaaS(3D CUBE as a Service)一站式服务平台,为客户提供领先的标准化产品解决方案。通过此平台,客户不仅可以获得3D TSV DRAM(又名CUBE)KGD内存芯片和针对多芯片设备优化的2.5D/3D 后段工艺(采用CoW/WoW技术),还可获取由华邦的平台合作伙伴提供的技术咨询服务。这意味着客户可轻松获得完整且全面的CUBE产品支持,并享受Silicon-Cap、interposer等技术的附加服务。

华邦电子DRAM产品事业群副总范祥云表示:“2.5D/3D封装技术可进一步提升芯片性能并满足前沿数字服务的严格要求,而随着UCIe规范的普及,我们相信这项技术将在云端到边缘端的人工智能应用中充分发挥潜力,扮演更加重要的角色。”
UCIe联盟主席Debendra Das Sharma博士表示:“作为全球内存解决方案的知名供应商,华邦电子在3D DRAM领域拥有坚实的专业知识,因此我们十分欢迎华邦的加入,并期待华邦为进一步发展UCIe生态做出贡献。”
好文章,需要你的鼓励
尽管全球企业AI投资在2024年达到2523亿美元,但MIT研究显示95%的企业仍未从生成式AI投资中获得回报。专家预测2026年将成为转折点,企业将从试点阶段转向实际部署。关键在于CEO精准识别高影响领域,推进AI代理技术应用,并加强员工AI能力培训。Forrester预测30%大型企业将实施强制AI培训,而Gartner预计到2028年15%日常工作决策将由AI自主完成。
这项由北京大学等机构联合完成的研究,开发了名为GraphLocator的智能软件问题诊断系统,通过构建代码依赖图和因果问题图,能够像医生诊断疾病一样精确定位软件问题的根源。在三个大型数据集的测试中,该系统比现有方法平均提高了19.49%的召回率和11.89%的精确率,特别在处理复杂的跨模块问题时表现优异,为软件维护效率的提升开辟了新路径。
2026年软件行业将迎来定价模式的根本性变革,从传统按席位收费转向基于结果的付费模式。AI正在重塑整个软件经济学,企业IT预算的12-15%已投入AI领域。这一转变要求建立明确的成功衡量指标,如Zendesk以"自动化解决方案"为标准。未来将出现更精简的工程团队,80%的工程师需要为AI驱动的角色提升技能,同时需要重新设计软件开发和部署流程以适应AI优先的工作流程。
这项由德国达姆施塔特工业大学领导的国际研究团队首次发现,当前最先进的专家混合模型AI系统存在严重安全漏洞。通过开发GateBreaker攻击框架,研究人员证明仅需关闭约3%的特定神经元,就能让AI的攻击成功率从7.4%暴增至64.9%。该研究揭示了专家混合模型安全机制过度集中的根本缺陷,为AI安全领域敲响了警钟。