2021年8月30日,中国上海讯——国产EDA行业的领军企业芯和半导体发布了前所未有的“3DIC先进封装设计分析全流程”EDA平台。该平台联合了全球EDA排名第一的新思科技,是业界首个用于3DIC多芯片系统设计分析的统一平台,为客户构建了一个完全集成、性能卓著且易于使用的环境,提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案。
随着芯片制造工艺不断接近物理极限,芯片的布局设计——异构集成的3DIC先进封装(以下简称“3DIC”)已经成为延续摩尔定律的最佳途径之一。3DIC将不同工艺制程、不同性质的芯片以三维堆叠的方式整合在一个封装体内,提供性能、功耗、面积和成本的优势,能够为5G移动、HPC、AI、汽车电子等领先应用提供更高水平的集成、更高性能的计算和更多的内存访问。然而,3DIC作为一个新的领域,之前并没有成熟的设计分析解决方案,使用传统的脱节的点工具和流程对设计收敛会带来巨大的挑战,而对信号、电源完整性分析的需求也随着垂直堆叠的芯片而爆发式增长。
芯和半导体此次发布的3DIC先进封装设计分析全流程EDA平台,将芯和2.5D/3DIC先进封装分析方案Metis与新思 3DIC Compiler现有的设计流程无缝结合,突破了传统封装技术的极限,能同时支持芯片间几十万根数据通道的互联。该平台充分发挥了芯和在芯片-Interposer-封装整个系统级别的协同仿真分析能力;同时,它首创了“速度-平衡-精度”三种仿真模式,帮助工程师在3DIC设计的每一个阶段,能根据自己的应用场景选择最佳的模式,以实现仿真速度和精度的权衡,更快地收敛到最佳解决方案。
芯和半导体联合创始人、高级副总裁代文亮博士表示:“在3DIC的多芯片环境中,仅仅对单个芯片进行分析已远远不够,需要上升到整个系统层面一起分析。芯和的Metis与新思的 3DIC Compiler的集成,为工程师提供了全面的协同设计和协同分析自动化功能,在设计的每个阶段都能使用到灵活和强大的电磁建模仿真分析能力,更好地优化其整体系统的信号完整性和电源完整性。通过减少 3DIC 的设计迭代加快收敛速度,使我们的客户能够在封装设计和异构集成架构设计方面不断创新。”
好文章,需要你的鼓励
zip2zip是一项创新技术,通过引入动态自适应词汇表,让大语言模型在推理时能够自动组合常用词组,显著提高处理效率。由EPFL等机构研究团队开发的这一方法,基于LZW压缩算法,允许模型即时创建和使用"超级tokens",将输入和输出序列长度减少20-60%,大幅提升推理速度。实验表明,现有模型只需10个GPU小时的微调即可适配此框架,在保持基本性能的同时显著降低计算成本和响应时间,特别适用于专业领域和多语言场景。
这项研究创新性地利用大语言模型(LLM)代替人类标注者,创建了PARADEHATE数据集,用于仇恨言论的无毒化转换。研究团队首先验证LLM在无毒化任务中表现可与人类媲美,随后构建了包含8000多对仇恨/非仇恨文本的平行数据集。评估显示,在PARADEHATE上微调的模型如BART在风格准确性、内容保留和流畅性方面表现优异,证明LLM生成的数据可作为人工标注的高效替代方案,为创建更安全、更具包容性的在线环境提供了新途径。
这项研究由中国科学技术大学的研究团队提出了Pro3D-Editor,一种新型3D编辑框架,通过"渐进式视角"范式解决了现有3D编辑方法中的视角不一致问题。传统方法要么随机选择视角迭代编辑,要么同时编辑多个固定视角,都忽视了不同编辑任务对应不同的"编辑显著性视角"。Pro3D-Editor包含三个核心模块:主视角采样器自动选择最适合编辑的视角,关键视角渲染器通过创新的MoVE-LoRA技术将编辑信息传递到其他视角,全视角精修器修复并优化最终3D模型。实验证明该方法在编辑质量和准确性方面显著优于现有技术。
这项研究提出了ComposeAnything,一个无需重新训练的框架,可显著提升AI图像生成模型处理复杂空间关系的能力。该技术由INRIA、巴黎高师和CNRS的研究团队开发,通过三个创新步骤工作:首先利用大型语言模型创建包含深度信息的2.5D语义布局,然后生成粗略的场景合成图作为先验指导,最后通过物体先验强化和空间控制去噪引导扩散过程。在T2I-CompBench和NSR-1K基准测试中,该方法远超现有技术,特别是在处理复杂空间关系和多物体场景时表现卓越,为AI辅助创意设计开辟新可能。