IBM首次实现亚纳米芯片技术突破，可集成近千亿颗晶体管

台积电、英特尔和三星都在争相于未来两年内生产低个位数纳米级芯片，并计划在本十年末推出亚纳米芯片。然而，这场竞赛或许还未真正开始就已经有了答案。IBM发布了其所称的全球首款基于全新3D NanoStack晶体管架构的亚1纳米芯片技术，节点为0.7纳米（即7埃）。

这款研究原型产品在2026年VLSI大会开幕前正式亮相，设计目标是在指甲盖大小的芯片上集成近千亿颗晶体管，密度约为IBM 2021年发布的2纳米测试芯片的两倍。目前市面上最小、性能最强的芯片，晶体管数量上限约为800亿颗。

为什么超微型芯片如此重要？原因在于它能在相同面积内集成更多晶体管，同时降低功耗，从而实现更高性能、更低能耗和更低单位算力成本。AI对低功耗、低成本芯片的需求极为旺盛，这一市场潜力巨大。

NanoStack是此次发布的核心技术。这是一种基于纳米片的三维晶体管设计，通过沿Z轴方向堆叠和交错排列CMOS器件实现垂直扩展。与IBM最早提出、目前已被主流晶圆厂在3纳米和2纳米节点上广泛采用的传统纳米片架构不同，NanoStack将两个纳米片晶体管键合为一个垂直结构，每层可独立优化，并从两侧分别接触。

在演示结构中，每个晶体管采用三层厚度不足5纳米的纳米片，相当于约15个硅原子的宽度，各层之间间隔约9纳米。两组器件通过IBM称之为关键创新的超薄介电工艺进行垂直键合。由于顶部和底部器件可采用不同的沟道材料、介电层和金属，IBM认为NanoStack不只是一项单一技术，而是一个可持续扩展多代的晶体管平台，内部路线图涵盖7埃、5埃、3埃，甚至可能延伸至1埃节点。

顺带一提，1埃等于十亿分之一米，在芯片领域，1埃相当于0.1纳米。

IBM研究院院长、IBM院士Jay Gambetta在新闻发布会上表示："这是全球首款采用全新晶体管架构的亚1纳米芯片技术。我们不只是在缩小晶体管尺寸，而是在从根本上重新定义芯片的构建方式，以大幅提升性能和能效。"

IBM将0.7纳米技术定位为超越当前纳米片节点的重大突破，而非简单的迭代升级。根据内部与2纳米节点的基准测试对比，该公司表示新芯片在相同功耗下可实现高达50%的性能提升，或在相同性能下实现高达70%的功耗降低。

IBM还强调，相较于2纳米技术，新芯片在静态随机存取存储器（SRAM）单元面积的扩展效率上提升了40%，称这是"十余年来行业未曾见过的进步"，对于高度依赖片上内存带宽的AI加速芯片而言具有重要意义。

在实验室阶段，IBM表示已通过超薄介电键合CMOS工艺验证了该架构，实现了堆叠器件的双沟道工程，并展示了具备预期开关行为的功能性CMOS反相器。公司在相关材料中指出："这些结果共同证明NanoStack技术在物理上可以实现，并支持真实的计算任务。"

IBM明确表示，"0.7纳米"和"7埃"应被理解为代际节点命名，而非字面意义上的栅极长度或间距，这符合业界将节点标称与具体物理尺寸脱钩的普遍趋势。公司内部将NanoStack的关键尺寸（如栅极间距和接触栅极间距）与预计的1纳米级节点进行了对比，并通过垂直化扩展进一步压缩尺寸。

为实现这一目标，IBM在奥尔巴尼研究基地大量采用先进光刻和材料技术。IBM及其在纽约的合作伙伴——包括ASML、泛林集团、东京电子和迪恩士——正在安装一台高数值孔径EUV（High-NA EUV）设备，IBM称其"对未来逻辑扩展至关重要"，并正在评估用于埃级节点图形化的新型金属氧化物光刻胶。在器件层面，NanoStack将顶部和底部晶体管分离的设计，为逐层引入新型沟道材料和介电层提供了可能，无需在整个平面CMOS堆叠中重新完成认证。

IBM硅技术研发副总裁Huiming Bu表示，NanoStack代表着一种全新范式，推动芯片扩展全面迈入三维时代，将为行业提供至少"十年"的逻辑技术进步空间，引领半导体技术从纳米跨入埃的时代。

不过，也不必过于乐观。历史经验表明，将任何真正新型材料引入大规模CMOS量产，往往需要十年以上的时间。IBM认为NanoStack的分层架构有助于降低这一难度，目前已有高校研究人员主动与IBM接洽，探索在该架构中引入新材料的可能性。

尽管今天展示的0.7纳米芯片仍属研究项目，IBM已将其直接与AI和云计算路线图挂钩。Gambetta和Bu均将每瓦性能的提升定位为在不大幅增加电力成本的前提下满足AI爆炸式需求的关键所在，尤其是在电力和冷却已成为核心制约因素的数据中心场景中。

Bu表示："所有人都追求更高性能，但没有人愿意承担高昂的电费。这项新技术与当今最先进的芯片相比，性能可提升50%，同时如果选择优化功耗，则可降低70%，这对AI计算而言至关重要。"SRAM密度提升40%，也有望帮助芯片架构师将缓存和片上内存更贴近计算单元，从而降低训练和推理工作负载中的数据搬运开销。

IBM强调，NanoStack是一项通用逻辑技术，并非专用或特殊结构，预计未来将支撑CPU、GPU、移动SoC和SRAM阵列等多种应用场景。虽然IBM目前专注于与日本晶圆厂合作伙伴Rapidus推进基于纳米片的2纳米工艺量产，但表示NanoStack将从亚1纳米节点开始，取代纳米片成为主流前沿架构。

尽管如此，IBM仍在谈论未来出售这类芯片的计划。凭借将纳米片知识产权及其他器件创新转让给商业晶圆厂的历史积累，IBM表示NanoStack有望"最早在5年内"实现亚1纳米节点的量产应用。

Q&A

Q1：IBM的NanoStack技术和现有纳米片架构有什么区别？

A：NanoStack是一种三维纳米片晶体管设计，将两个纳米片晶体管垂直键合为一个结构，每层可独立优化并从两侧分别接触。而现有纳米片架构是平面扩展的。NanoStack通过垂直堆叠实现更高密度，在指甲盖大小的芯片上可集成近千亿颗晶体管，约为目前最先进芯片的两倍。此外，顶部和底部器件可采用不同材料，使其具备更强的扩展潜力。

Q2：IBM 0.7纳米芯片的性能和功耗表现如何？

A：根据IBM内部基准测试，与其2纳米节点相比，0.7纳米芯片在相同功耗下可实现高达50%的性能提升，或在相同性能下实现高达70%的功耗降低。此外，SRAM单元面积扩展效率提升40%，是十余年来行业罕见的进步，对AI加速芯片的片上内存带宽优化具有重要价值。

Q3：IBM NanoStack芯片什么时候能量产？

A：NanoStack目前仍处于研究阶段。IBM表示，凭借此前将纳米片技术转让给商业晶圆厂的经验，预计NanoStack最早有望在5年内实现亚1纳米节点的量产应用。目前IBM正与日本晶圆厂Rapidus合作推进2纳米工艺量产，NanoStack将从亚1纳米节点开始取代纳米片成为主流架构。