今天,多家主流芯片制造商宣布将联合创建一项小芯片技术行业标准。小芯片(chiplet)是很多现代处理器的一个重要组成部分。

参与该计划的厂商包括ASE、AMD、Arm、英特尔、高通、三星和TSMC,此外还有微软、Facebook母公司Meta、谷歌云等。
他们的目标是制定一项行业标准,适用于开发使用小芯片技术的处理器。小芯片是一种针对特定任务优化(例如运行AI模型)的集成电路,多个此类集成电路可以链接在一起以形成单个处理器。
如今市场中有很多最先进的处理器都是使用小芯片技术制造的。例如,AMD的旗舰Ryzen CPU,就包含了多个小芯片。英特尔的Ponte Vecchio也是基于小芯片技术的,这款数据中心芯片拥有1000亿个晶体管,经过优化可运行AI工作负载。
一组小芯片并不是简单地焊接在一起形成一个处理器的,相反,必须以允许数据可在各个小芯片之间传输以能处理数据的方式链接在一起,这也正是英特尔和AMD希望通过与其他主流科技企业共同制定新行业标准来满足的要求。
目前该标准命名为UCIe,旨在提供一组通用技术的最佳实践,以开发能够将多个小芯片链接称一个处理器的技术,这种技术也被称为互连。
打造通用的最佳实践,可以简化芯片制造商的产品开发过程,让他们能够吸取其他市场参与者已有的技术经验教训,从而让芯片制造商将新产品更快速地推向市场。
还有另外一个可能也很重要的好处。从理论上说,未来兼容UCIe新标准的小芯片都可以链接在一起,形成单个处理器,即使这些小芯片是由不同公司制造的,这样就有机会开发结合了来自不同芯片制造商不同技术的新型处理器。
这次发布的UCIe小芯片标准,指定了在处理器中链接小芯片应该满足的一系列要求,其中涉及到一些技术细节,例如电信号在处理器不同部分之间传播的方式,此外还涵盖其他领域,例如芯片制造商可以测试其芯片以确保兼容UCIe。
英特尔执行副总裁、数据中心和人工智能业务总经理Sandra Rivera表示:“将多个小芯片集成在一个封装中提供跨细分市场的产品创新,这是半导体行业的未来,也是英特尔IDM 2.0战略的支柱。”
UCIe让芯片制造商能够打造把不同来源的小芯片整合到一个处理器上的硬件机制。据AnandTech称,芯片制造商可以使用基于硅的技术和其他方法。UCIe则有望促进互连的创建,让小芯片之间的数据迁移速度达到每秒每毫米1.3 TB。
该标准还指定了管理小芯片之间数据传输的协议或程序集,协议的基础是被数据中心广泛采用的PCIe技术。此外,参与该技术的厂商将开发软件和工具,帮助芯片制造商确保其产品符合标准。
微软杰出工程师Leendert van Doorn表示:“微软加入UCIe行业组织旨在加快数据中心创新的步伐,实现芯片设计新的突破。我们期待把该组织的努力与我们自己的成就相结合,推动硅架构功能的持续改进,造福于我们的客户。”
好文章,需要你的鼓励
企业谈AI基础设施时,注意力往往首先集中在模型、GPU和算力集群上。但当大模型应用走向规模化推理,一个瓶颈开始浮现:算力采购完成,并不意味着Token能够被稳定、低成本、可控地交付出去。
STATE16研究院这篇综述发现,物理AI系统存在"静默失效"风险——AI以高度自信执行基于错误世界信息的动作,却不触发任何报警,并提出在AI输出与物理执行之间建立独立授权层的框架。
穆拉蒂时隔18个月首次接受重大媒体采访,介绍其创立的Thinking Machines Lab正在开发的"交互模型"。该模型能以200毫秒间隔处理音频、文本和视频流,捕捉人类交流中的中断、修正和停顿。她还谈及OpenAI"政变周"经历,强调行业决策权过于集中的担忧,并回应了公司近期研究人员离职问题,表示这是初创实验室的正常波动。
UIUC与微软联合研发的OpenWebRL框架让4B小模型仅凭400条初始数据,通过在真实网站上边做边学的强化学习方式,在网页智能体基准上超越了用27万条数据训练的竞争对手。