5纳米芯片推力电池续航能力提升 原创

IBM公司的研究人员及其合作伙伴已经开发出基于堆叠式硅纳米片的新型晶体管架构,他们同时表示此套新方案将成功取代FinFET在5纳米节点层面的统治地位。

至顶网服务器频道 06月07日 新闻消息(文/编译): 


本周一(6月5日)在东京VLSI技术与电路2017研讨会上公布的最新架构,可谓IBM公司过去十年以来同GlobalFoundries、三星以及其它多家设备供应商合作开发而成的关键性成果。根据研究人员们的介绍,相较于FinFET,这套新架构的运行功耗更低。

IBM/GlobalFoundries/三星共同打造的革命性5纳米纳米片晶体管,其凭借着四路多面栅能够为手机设备提到2到3天的电池续航能力。

5纳米芯片推力电池续航能力提升
(图片来源: IBM公司)

该联盟解释称,这项革命性突破应该能够使得智能手机以及其它类似的电池供电型移动设备在一次充电后正常运行2到3天; 另外,其还能够提高人工智能(简称AI)、虚拟现实甚至是超级计算机的性能水平。

研究人员们指出,在成功开发出包含200亿个晶体管的7纳米测试芯片之后不到两年当中,他们已经在这块只有指甲大小且拥有四重多面栅的芯片中塞进多达300亿个晶体管。测试结果表明,与目前最为先进的10纳米芯片相比,其性能提升了40%(与7纳米FinFET基本相同),或者将功耗水平降低75%。

根据IBM公司的说明,这项突破性5纳米技术能够利用更为强大的性能提升认知计算能力,改善云计算与深度学习的数据吞吐量水平并帮助各类移动物联网(简称IoT)设备获得更低功耗与更高电池续航时长。

IBM公司的科学家们在位于纽约州奥尔巴尼的纽约州立大学纳米科学与纳米工程技术综合中心内对5纳米硅纳米片晶体管晶圆进行测试,旨在评估这项业界首创的制程工艺。

5纳米芯片推力电池续航能力提升

(图片来源: 纽约州立大学)
为了实现技术突破,该技术联盟必须克服干扰EUV(即极紫外线)光刻工艺的各类问题——事实上,此项光刻技术已经被应用于7纳米FinFET芯片的制造当中。EUV除了拥有波长较短这一优势之外,研究联盟还发现了在芯片设计与制造阶段中不断调整其纳米片宽度的办法。研究人员们表示,FinFET的性能与功率不具备微调可能性——这主要是由于FinFET受翅片高度的限制而无法增加通过电流,因此不能提供更高的性能。

科学家与工程师在位于纽约州奥尔巴尼的纳米技术综合中心之内监督EUV光刻工具在此番业界首创工艺中的实际使用,旨在确保由此构建起5纳米硅纳米片芯片。

5纳米芯片推力电池续航能力提升

(图片来源: 纽约州立大学)

IBM公司认为,其纳米片结构在历史地位上将等同于单单元DRAM、化学放大光电抗蚀剂、铜互连、硅绝缘体、应变材料、多核心处理器、渲染光刻、高k电介质、嵌入式DRAM、3D芯片堆叠以及气隙绝缘子等技术成果。

Globalfoundries公司首席技术官兼全球研发工作负责人Gary Patton用“开创性”来形容此项公告,并表示该公司正在积极追求5纳米以及下一代芯片制造技术。

位于纽约州奥尔巴尼的纽约州立大学纳米科学与纳米工程技术综合中心亦为IBM、GlobalFoundries以及三星的5纳米纳米片晶体管架构的研发工作作出了巨大贡献。

 

来源:至顶网服务器频道

0赞

好文章,需要你的鼓励

2017

06/07

14:33

分享

点赞

邮件订阅
白皮书