从复杂的算法交易和交易前风险评估到实时市场数据传输,当今领先的交易公司、做市商、对冲基金、经纪商和交易所都在不断追求最低时延的交易执行,以获得竞争优势。
AMD 与全球领先的高级交易和执行系统提供商 Exegy 合作,取得了创世界纪录的 STAC-T0 基准测试结果,实现了最低 13.9 纳秒 ( ns ) 的交易执行操作时延。相比此前的记录,这一结果可令 tick-to-trade 时延至多降低 49%,是迄今为止发布的最快 STAC-T0 基准测试结果1。此前的最高速度记录为 24.2 纳秒,同样来自采用 AMD 加速卡的参考设计1。
STAC 基准测试是业界用于测试高速时间序列报价数据分析解决方案的标准。STAC-T0 基准测试评估 tick-to-trade 网络 I/O 时延,即接收和执行交易订单所需的时间。
这项新的 AMD 和 Exegy STAC-T0 高精度时间戳基准记录采用 AMD Alveo UL3524 加速卡实现,AMD Alveo UL3524 加速卡是一款专为快速交易执行而设计的金融科技卡,由 AMD Virtex UltraScale+ FPGA 提供支持,在配备 AMD EPYC 7313 处理器的戴尔 PowerEdge R7525 服务器中的 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核上运行,并配备 Arista 7130 平台和 Arista MetaWatch 7130 设备。
AMD Alveo UL3524 加速卡具备突破性的收发器架构、78 万个 LUT 的 FPGA 架构以及 1,680 个 DSP 计算片。该产品旨在加速硬件中的自定义交易算法,交易者可以根据自定义算法和 AI 交易策略定制其设计。
AMD 自适应和嵌入式计算事业部数据中心产品营销总监 Girish Malipeddi 表示:“在超低时延交易中,1 纳秒即可决定交易的盈亏。这项基准测试展示了经过独立量化和验证的真实结果,展现了 AMD 如何从整体上推动高速交易和金融技术突破边界与可能性。”
Exegy 提供了由必要的 FPGA IP 和相关软件组成的应用,以实现 Alveo UL3524 卡上的 STAC-T0 基准测试要求。
Exegy FPGA 解决方案总监 Olivier Cousin 表示:“通过完成此次最新 STAC-T0 基准测试,Exegy 和 AMD 很高兴能够创下 tick-to-trade 时延记录。今年的 STAC-T0 采用 Exegy 的 FPGA 开发框架和新的超低时延 TCP-UDP IP 协议栈,取得了迄今为止最出色的公开结果。”
好文章,需要你的鼓励
TAE Technologies在最新一轮投资中获1.5亿美元,累计融资约18亿美元。公司利用 AI 技术优化融合反应堆设计,目标于 2030 年代商业化发电,谷歌等巨头均参与合作。
这项来自KU Leuven、中科大和上海Memory Tensor公司的研究探索了如何利用拼图游戏训练多模态大型语言模型的视觉推理能力。研究发现,现有模型在未经训练时表现近似随机猜测,但通过强化学习能达到近乎完美的准确率并泛化到更复杂的拼图配置。有趣的是,模型能否有效学习与是否包含明确推理过程无关,且复杂推理模式是预先存在而非突然出现的。此外,研究证明强化学习在泛化能力上优于监督微调,挑战了传统的模型训练范式。这些发现不仅揭示了AI视觉理解的机制,还为未来多模态模型研发提供了重要参考。
Nvidia 正在全球数据中心推广 AI 芯片,其最新 Blackwell 架构在 MLPerf 基准测试中获得最高性能,大幅加速下一代 AI 应用的训练与部署。
这项研究提出了LoHoVLA,一种用于长时序实体任务的统一视觉-语言-动作模型,融合了高层任务规划和低层动作控制功能。与传统方法不同,它利用单一预训练视觉语言模型同时生成语言子任务和机器人动作,并采用分层闭环控制机制增强鲁棒性。研究团队构建了包含20个长时序任务的LoHoSet数据集,实验结果显示LoHoVLA在Ravens模拟器中显著优于现有方法,展现出统一架构在实现可泛化实体智能方面的潜力。