我们之前讨论了至强5500处理内核的变化，而从处理器整体来看，至强5500的变化更为显著，与至强5400及之前的产品相比可谓是天翻地覆。下面我们就来简要的回顾一下。

首先从CPU的I/O设计来看，至强5500摒弃了传统的FSB总线，而改用了QPI总线设计。

Core i7（上）与至强5500的内部架构图，从中可以看出来，两者最大的变化是后者多了一条QPI总线，用于和另一颗至强5500互联，而这也就意味着，至强5500仅面向双路服务器市场

QPI（Quick Path Interconnect）点对点总线应该算是Nehalem架构相对于上一代“酷睿”架构的两个最主要变化之一，另一个就是集成了DDR3内存控制器（IMC，Integrated Memory Controller），而这两点也是AMD长期以来的骄傲，但从Nehalem时代起，AMD则要开始在这两方面追赶英特尔了。

QPI使CPU之间的对话无需经过传统的北桥（Nehalem架构下的北桥已经演化成为I/O控制器），这种点对点的方式将非常有利于多路服务器主板的设计从而有效降低成本。而且此次英特尔一出手，即把AMD的HyperTransport（HT）总线落在了后面，传输率提升至了6.4GTs/s，远高于现在的HT 3.0（5.2GTs/s)传输率，而且位宽定了在34bit双向（每向17bit，16bit传输数据，1bit传输CRC校验数据，物理连接双向总40bit），也明显高于AMD Opteron现在所使用的16bit双向（每向8bit位宽）HT总线。

这个图很明白的告诉我们至强5500在CPU互联及I/O带宽、内存控制方面的特点，它已经把竞争对手甩在了后面

QPI的新颖之处在于CRC数据由专用通道传输，从而可以较传统的串行总线占用更少的传输周期，而且CRC等级更高

至强5500的另一个强项就是三通道DDR3-1333内存，在DDR3-1333状态下可以为CPU提供32GB/s的带宽，这也是一个创纪录的数值，远高于目前所采用4通道FB-DIMM。而DDR3在提供更高带宽的同时，由于工作电压比DDR2进一步降低了0.3V，因此在节能方面也将有更好的表现。相较之下，它将让仍在使用最高800MHz传输率和1.8V工作电压的DDR2内存的对手，明显感受到强大的压力。

其次就是新加入的包容式三级缓存。在上一代面向双路服务器的45nm处理器Harpertown（Xeon 5400）中并没有三级缓存，但这次至强5500加上了，而且还是全包容式，这样做的好处在于它将加速缓存的查询效率，尤其是在双路系统中，节省CPU的轮询时间将非常有必要。

而QPI还会提供远程内存寻址（RMA，Remote Memory Access）的功能，它可以让两个CPU之间更快速的寻址对方IMC所管理的内存。

比如有两个CPU，分别是CPU0与CPU1，当CPU的Cache Line需要数据时，会询问CPU1在Cache有没有其所需要的数据，并向自己的内存进行寻址，如果没有RMA，CPU0就无法查询CPU1所管理的内存，而如果所需数据就在CPU1的内存区中时，就将造成更多的延迟。通过RMA，CPU0可以通过QPI直接向CPU1进行轮询，由CPU1的IMC进行内存的寻址，并通过QPI将数据传送给CPU0，这无疑会大大提高系统的轮询效率。

传统的共享式3级缓存，其内部存储的数据是独占的，所谓独占，是指全新的数据，并不存在于二级缓存中，当要进行数据查询时，CPU将先查找三级缓存（也就是最后一级缓存），如果没有所需的数据，还要再依次查找各处理内核的二级缓存，如果各内核的二级缓存没有目标数据，CPU才开始访问内存，这里外里耗费了5个处理周期

包容式三级缓存的“包容”是指CPU中每个处理内核的二级缓存数据都会在三级缓存中建立一个副本，如果进行数据查询，只需查找三级缓存即可，如果没有，则可以肯定该数据也不存在于各处理内核的二级缓存中，因此可以立即访问内存从而相较传统的共享缓存节省了4个处理周期

不过包容式缓存也有自己的缺点，那就是可缓存的新数据量将受到影响，以至强5500为例，其4个内核的2级缓存容量共1MB，也就是说它三级缓存的新数据量最多只有7MB，这也就意味着将降低三级缓存数据的命中概率，但凡事都有利有弊，包容式缓存在多路CPU轮询时的好处，将更是英特尔所看重的，况且三级缓存的容量日后还有扩展的余地，可查询机制则是一个根本问题。

从根本上说，内存控制与I/O传输架构的变革，为至强5500提供了充足的数据与I/O带宽，也因此可以让高效的处理内核最大限度的发挥自己的优势，尤其是在吞吐量敏感的高性能计算领域，先进的内存与I/O架构为至强5500这一势力的崛起奠定了坚实的外围基础，这样至强5500通过里外结合的变革性的改进，其在TOP500榜单上的耀眼表现，也就顺理成章了。