安腾，IA-64，EPIC显性并行指令，的关系，和详细意思

安腾

安腾(Itanium)处理器

64位开拓者：Itanium(安腾)处理器

2001年，一款基于IA-64平台的服务器产品——HP与Intel携手研发的安腾（Itanium）处理器隆重发布了。Itanium处理器是英特尔第一款64位元的产品，具有64位寻址能力和64位宽的寄存器，所以我们称它为64位CPU。由于具有64位寻址能力，它能够使用1百万TB的地址空间，足以运算企业级或超大规模的数据库任务；64位宽的寄存器可以使CPU浮点运算达到非常高的精度。其实IA--64处理器还具有显性并行性 、分支预测、投机装载等特性，这些技术都是为顶级、企业级服务器及工作站而设计的，指令级并行性可促进最优化的软件指令结构，从而使处理器能够在相同时间内执行更多的指令。 推测:推测技术允许提前载入数据，甚至在代码分支发生以前进行。通过尽早从内存载入数据，推测技术可以避免内存等待时间。预测技术避免了许多代码分支，以及因相关的数据分支预测错误而导致的性能下降。IA-64还允许处理器上有更多的空间用于执行指令－－更多的执行单元、更多的寄存器和更多的高速缓存。随着处理器技术的发展为这些执行资源提供更多的空间，IA-64的性能将相应地得到增长。

在Itanium处理器中体现了一种全新的设计思想，完全是基于平行并发计算而设计(EPIC)。对于最苛求性能的企业或者需要高性能运算功能支持的应用(包括电子交易安全处理、超大型数据库、电脑辅助机械引擎、尖端科学运算等)而言，Itanium处理器很好的满足了用户的要求。

续写辉煌：Itanium 2(安腾2)处理器

2002年英特尔发布了Itanium 2处理器。代号为McKinley的Itanium 2处理器是英特尔第二代64位系列的产品。安腾2处理器高速缓存系统最重要的创新就是将大容量的3级高速缓存集成到处理器硅核上，而不是作为系统主板的一个独立芯片。这不仅加快了数据检索速度，同时可将3级高速缓存和处理器内核间的整体通信带宽提高近3倍。加之其它在高速缓存效率方面的众多改进，使得处理器内核即使在高度复杂的内存密集型交易中也能高速运行。因此，Itanium 2可以适用于运算要求更苛刻的场合，并提供给高阶服务器与工作站各种平台与应用支持。

Itanium 2处理器是以Itanium架构为基础所建立与扩充的产品。提供了二位元的相容性，可与专为第一代Itanium处理器优化编译的应用程序兼容，并大幅提升了50%～100%的效能。Itanium 2具有6.4GB/sec的系统总线带宽、高达3MB的L3缓存，据英特尔称Itanium 2的性能，足足比Sun Microsystems的硬件平台高出50%。

IA-64

IA-64是英特尔公司与惠普公司共同开发的纯64位微处理器。IA是Intel Architecture（英特尔架构）的缩写，64指64位系统。
体系结构
IA-64架构是EPIC(Explicitly Parallel Instruction Computing)的64位架构。EPIC是基于超长指令字VLIW(Very Long Instruction Word)的设计，通过将多条指令放入一个指令字，有效的提高了CPU各个计算功能部件的利用效率，提高了程序的性能。
相关处理器
IA-64是一种CPU架构，使用这种架构的CPU有Itanium, Itanium 2。

显性并行指令计算(EPIC)

众所周知，人们主要通过提高IPC(每个周期执行的指令数)和主频来提高芯片的性能。为了提高IPC，必须提高处理器指令级并行(ILP)的能力。所谓ILP是指处理器同时执行多条指令的能力，即处理器在每个时钟周期内发送和执行尽可能多条指令的能力。为此要求处理器：(1)能够找到和标识程序中可以并行执行的指令段；(2)具有充分的资源在最短时间内发送和同时执行可并行执行的指令段。这就要求处理器具有足够的智能和资源来完成这两项任务。不断探索更快速、更经济的途径完成这两项任务，推动处理器技术向前发展。

传统的RISC设计师们希望通过在芯片上增加更多的逻辑和智能(“聪明的处理器”)来提高指令并行度，同时又不必采用太高的工艺、增加太多的资源。他们把指令级并行分为静态和动态两类：静态并行在编译时由编译程序发现和处理，动态并行在运行时由处理器发现和处理。大多数现代的RISC处理器(如EV6以后的Alpha处理器)都具有这两种并行功能。例如，Alpha就设计成能够利用编译时和运行时信息。首先通过编译程序把程序改造成一个由许多可并行执行的指令段组成的记录(静态并行)。但是，许多有关程序执行过程的信息只有处理器能够在运行时了解到，例如内存访问是否命中缓存、比较指令的结果和转移指令的方向等。因此, Alpha还具有无序指令发送机制，使得处理器能够根据程序的运行实际结果、改变指令发送和执行的次序，而不会阻塞处理器的运行。这种无序执行技术的主要优点是能够在有限的工艺和资源条件下，大大提高指令并行度。最出色的例子是，Alpha EV6采用无序执行技术实现了在基于与EV56相同的0.35m工艺条件下，把性能提高了1倍以上，使芯片不仅具有高性能，而且在批量不太大的条件下具有较高的性能价格比。

虽然无序执行技术已经成为当前64位RISC芯片设计思想的主流、取得了很大的成功，但是这种技术也有其缺点，其中主要有：

(1)无序执行技术要求处理器具有较高的智能和复杂的逻辑，使得芯片的结构越来越复杂，也妨碍了主频和性能的提高；

(2)设计难度越来越大，使得许多RISC芯片的设计周期越来越长、而且经常不能按期上市，难以满足应用发展的需要；

(3)处理器在运行时没有能够充分利用编译程序所产生的许多有用的信息来提高指令并行度，也就是说传统的RISC技术没有充分发挥硬件和软件相结合的合力；

IA-64的EPIC体系结构在吸收这些教训基础上另辟蹊径，它的基本设计思想是：

(1)提供一种新的机制，利用编译程序和处理器协同能力来提高指令并行度。传统的RISC体系结构没有能够充分编译程序所产生许多有用的信息如关于程序运行线路的猜测信息，也没有充分利用现代编译程序强大的对程序执行过程的调度能力。EPIC体系结构采用创新的技术充分利用编译程序提供的信息和调度能力来提高指令并行度，同时保证在程序运行过程中发现猜测和调度有错时，处理器仍然给出正确的结果，并且尽量减少由此而带来的延迟和惩罚；

(2)在此基础上简化芯片逻辑结构，为提高主频和性能开辟道路，在工程上有一条基本原则,不是越复杂越好，而是越简捷越好，事实上，简捷的构思比复杂的构思更困难；

(3)提供大量的资源来实现EPIC，包括存储编译程序提供的信息以及提高并行计算效率所需的处理单元、缓存和其他资源。事实上，IPF系列提供远比RISC处理器丰富的资源，包括：

供指令引用的5组寄存器存储器：128个64位整数寄存器、128个82位浮点寄存器、64个1位预测寄存器、8个转移寄存器、128个专门的应用寄存器。每条指令一般引用两个输入寄存器和1个输出寄存器。

容量和性能可以随IPF系列产品升级而增加和提高的处理单元、缓存和其他资源。Itanium 1提供的此类资源已超过许多RISC处理器，Itanium 2提供的资源量又有进一步的增加；