回顾NAND闪存近年来发展历程

从NAND闪存单元持续微缩的进化改变，到支持日益先进设计的各种性能增强创新，本文记录了从2006年到2011年初NAND技术的发展历程。

市场变化

2006年，SLC（单层单元）NAND闪存设备是市场上的主流产品，至少占据了市场80%的份额。当时，很多NAND闪存厂商已致力于向MLC（多层单元）发展，SLC闪存密度均在短短数千兆字节的范围。而如今，像美光生产的一系列NAND闪存产品的单一设备密度已经提升到了512Gb。

图1显示的是主要的NAND单元技术在过去、当前和预期的产出组合。数值较高的是MLC闪存，取代SLC闪存占据了全部市场近80%的份额。16层单元技术在2010上增长了几个百分点，预计在2011年将下降为0%，这是由于将16个离散的阀值可靠地置于单一单元中是比较困难的。8LC闪存每个单元可以存储3位数据，预计在2011年底会从2009年初的不到10%增长到30%。这种闪存是出于对价格考虑的消费产品，所以在性能和操作周期（可也理解为耐用性）方面不做太高要求。传统的MLC闪存每个单元可存储两位数据，对于有着高性能和耐用性要求的应用来说比较理想。因此，MLC在很大程度上决定着NAND闪存的出货量。而SLC则是高性能、高耐用性和高可靠性应用的首选技术。 

图1 按类别划分的NAND产量

图2显示了8LC NAND闪存预期的应用情况。除了早期的驱动程序如闪存卡和USB拇指驱动外，预计其它消费应用的设计也会基于该技术。

图2 8LC技术的应用情况 

阵列增强

随着NAND闪存单元的持续微缩，其阵列已经变得非常紧凑，使得在相同的晶片面积上能够集成更多的单元。

2Gb的SLC闪存（图3）是2006年的主流产品，由2048个存储块组成，每个块包含64页，每页包含2112个字节。相比之下，今天的大容量闪存（图4）可以包含多个晶片或逻辑单元（LUN）。每个32Gb SLC晶片具有4096个存储块，每个存储块包含128页，每页包含的字节数提高到8640，而硅面积却只是稍大于2006年的2Gb闪存。如果将备用区支持额外纠错码（ECC）的因素也算在内，闪存密度就将达到原来的16倍。

图3 美光2Gb 90nm SLC NAND闪存阵列组织，2006年

图4 美光32Gb 25nm SLC NAND闪存阵列组织，2010年

表1显示的是SLC和MLC闪存的发展历程。首先来关注SLC NAND闪存，编程时间（tPROG）一直相对稳定地保持在300μs左右，但编程的数据量（页面大小）有所增加，从2006年的2112字节增长到最新25nm产品的8640字节。页面大小的增加致使整体阵列编程性能提升了四倍。

图4显示的是为了进一步提高性能，大部分的NAND制造商已开始实施所谓的多平面技术。从本质上讲，多平面操作可以在几乎相同的时间内完成两倍的阵列数据操作，指令的细节将会在后面讨论。而2006年的SLC闪存均采用单平面技术，如图3。 

表1 美光高密度SLC/MLC闪存发展情况

2009年SLC页面数从64增长到128，使阵列更加高效的同时也产生了增大存储块的负面影响，为闪存文件系统的管理带来了挑战，特别是在处理较小数据文件的时候。

阵列的读取时间（tR）依旧非常快并保持稳定，这要得益于大多数高性能的读操作。

在表1中提到的ECC、NOP指令和耐用性作为一组来讨论，是因为这三个因素都与NAND单元的健壮性有关。随着NAND单元持续的微缩发展，为存储数据的可靠性带来了挑战。作为补偿，对ECC的需求量逐渐增加。早期SLC NAND闪存可以达到10万数据只有一位需要进行ECC操作的耐用性。这些相同的闪存也可以支持8个NOP指令，但后来减少到4个来满足原先每块64页、每页2112字节、通常包含4个528字节分区的NAND闪存。为了保存竞争力，NAND闪存必须在几何上变得更小，同时还要保持一个可以接受的系统错误率，这就需要将高层次ECC、更少的NOP指令数或较低的耐用性相结合。

接口增强

有关NAND另外一个重要方面就是接口。开放式NAND闪存接口（ONFI）工作组于2006年二月成立，并于同年12月发布了第一版规范——ONFI 1.0。在ONFI之前，控制器或主机固件可以发出一个读取NAND闪存ID的命令，除了一些特定厂商的字节外，将返回生产厂家和设计ID信息。聊胜于无，器件信息的缺乏会强制控制器厂商通过手动输入数据表参数来建立内部固件表。固件会通过这些表来解析NAND闪存的功能。

ONFI 1.0 规范最为重要的成果在于使控制器固件能够确定附加NAND闪存的参数和特性。ONFI 1.0 通过定时模式简化对各种时序规范的支持。通过报告支持的定时模式，NAND闪存可以满足最低限度的规范。此外，ONFI 1.0提供了一个参数页数据结构，控制器固件可以很容易的读取闪存的更多信息，例如像页面大小、块数量、ECC需求等。

利用源同步ONFI 2.0 接口运行一个10ns时钟（DDR）将会使I/O访问率达到200MB/s (ONFI 3.0 会达到400 MB/s)。从寄存器中取出8640字节数据的时间将会从172µs减少到43µs。阵列的读出时间将保持在35µs，总时间为78µs，或相当于110 MB/s。

在这儿，我们仅考虑从NAND到控制器的单一平面读取带宽，没有使用任何缓存或能提供重大性能提升的多平面操作。同时还要注意，控制器和ECC修正会出现一些小问题，必须要加以考虑。

指令增强

表2显示的是美光25nm NAND闪存支持的指令。为了便于比较，2006年2Gb闪存所支持的13种基本指令是灰色的。这13种指令仍将会与新的闪存设备兼容。

表2 NAND指令的历史比较（点击图片查看pdf）

多平面指令

表2中的很多指令都是多平面指令，通过提供并发擦除、编程或读取多个平面的操作来使物理NAND阵列得到更好的利用。这些并发的操作必须是同一类型，例如，你不能将某一个平面中的擦除操作与另一个平面中的编程操作混淆。

封装加强

2006年占主导地位的还是采用TSOP (12 x 20mm)封装，后来为了满足更小的封装需求，开始采用LGA封装。LGA封装与传统的BGA封装类似，但是没有锡珠。在目前的消费类产品中采用14 x 18mm规格的LGA52封装已十分普遍。

这三种封装在不同的构造中，最多可以支持多达8个晶片。LGA和BGA多晶片封装可提供两种完全独立的接口。具有独立的接口可允许用户连接输出，产生一种16位宽的接口，这对于高性能的应用很具有吸引力。如果对性能的要求不高，用户通常会将两个8位总线连接起来节省控制器上的I/O引脚。

定制和专业设备的增长

2011年，全球NAND市场的增长预计会超过200亿美元，继续推动着为特定市场定制的NAND闪存的发展。或许定制的NAND闪存最好的例子就是企业级NAND闪存，这种独特的产品其耐用性达到了标准MLC NAND闪存的6倍。相对于慢擦除和编程定时等特性，很多企业级客户更青睐于极高的耐用性。随着NAND市场的持续增长以及单元微缩具有的潜力，很显然NAND闪存将继续通过减少控制信号、提高速度和提供更好的NAND单元管理来保持发展。